Rückblick – Logikgatter-Schaltung
Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 42 von 90.
Aufgabe
Diese Herausforderung kombiniert alles, was du in diesem Kapitel über Gatter-Primitiven gelernt hast. Du wirst eine Schaltung mit mehreren Gattern erstellen.
Aufgabe:
Erstelle eine Schaltung mit:
- Eingängen:
a,b,c - Ausgängen:
out1,out2,out3
Logik:
out1=a AND bout2=b OR cout3=a XOR c
Verwende Gatter-Primitiven (and, or, xor), um diese Ausgänge zu erstellen.
Probier es selbst
module logic_circuit (
input a,
input b,
input c,
output out1,
output out2,
output out3
);
// TODO: AND-Gatter für out1 hinzufügen (a & b)
// TODO: OR-Gatter für out2 hinzufügen (b | c)
// TODO: XOR-Gatter für out3 hinzufügen (a ^ c)
endmoduleAlle Lektionen in Grundlagen
1Einführung
Was ist VerilogHardware vs. SoftwareIhr erstes ModulKommentareAbstraktionsebenen des Designs4Operatoren Teil 1
Arithmetische OperatorenModulo-OperatorVergleichsoperatorenWiederholung – einfache MathematikBitweise Operatoren7Zuweisungen und Gatter
Kontinuierliche ZuweisungZuweisung mit OperatorenIntegrierte Gatter-GrundelementeUND-, ODER- und NICHT-GatterXOR- und XNOR-GatterRückblick – Logikgatter-Schaltung10Entscheidungsfindung
If-AnweisungIf – ElseRückblick – Einfacher KomparatorCase-AnweisungCasex und CasezRückblick – ALU-Entwurf13Zeitsteuerung und Verzögerungen
Was sind Verzögerungen?GatterverzögerungenZuweisungsverzögerungenTimescale-DirektiveTakterzeugungZusammenfassung – Zeitsteuerung2Datentypen
Wire-TypReg-TypInteger und RealVektorenArraysParameterZusammenfassung – Signale deklarieren5Operatoren Teil 2
Logische OperatorenReduktionsoperatorenSchiebeoperatorenVerkettungsoperatorBedingter OperatorRückblick – Operatoren-Herausforderung11Schleifen
For-SchleifeWhile-SchleifeWiederholungsschleifeEndlosschleifeAnweisung deaktivierenRückblick – Schleifenmuster3Zahlensystem
Binäre DarstellungZahlen mit fester BreiteZahlen ohne feste BreiteNegative ZahlenSpezialwerte X und ZZusammenfassung – Zahlenformate6Module
ModulstrukturInput- und Output-PortsInout-PortsModulinstanziierungPortzuordnung nach NamenPortzuordnung nach ReihenfolgeRückblick – Ein Modul erstellenÜbe selbstständig: Online-Verilog-Compiler