Recap - Logic Gate Circuit
Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 42 von 90.
Aufgabe
Diese Herausforderung kombiniert alles, was du in diesem Kapitel über Gatter-Primitiven gelernt hast. Du wirst eine Schaltung mit mehreren Gattern erstellen.
Aufgabe:
Erstelle eine Schaltung mit:
- Eingängen:
a,b,c - Ausgängen:
out1,out2,out3
Logik:
out1=a AND bout2=b OR cout3=a XOR c
Verwende Gatter-Primitiven (and, or, xor), um diese Ausgänge zu erstellen.
Probier es selbst
module logic_circuit (
input a,
input b,
input c,
output out1,
output out2,
output out3
);
// TODO: AND-Gatter für out1 hinzufügen (a & b)
// TODO: OR-Gatter für out2 hinzufügen (b | c)
// TODO: XOR-Gatter für out3 hinzufügen (a ^ c)
endmoduleAlle Lektionen in Grundlagen
1Einführung
Was ist VerilogHardware vs. SoftwareIhr erstes ModulKommentareAbstraktionsebenen des Designs4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicÜbe selbstständig: Online-Verilog-Compiler