Die Testbench schreiben

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 45 von 90.

Aufgabe

Jetzt müssen wir testen, ob der Halbaddierer korrekt funktioniert. Füge den Testcode in den initial-Block ein.

Wichtig: Bevor du den Test hinzufügst, musst du die Modulports ändern, damit der Test ordnungsgemäß funktionieren kann.

Was zu tun ist:

Schritt 1: Portdeklarationen ändern

Ändere input a, b in reg a, b (verwende das Semikolon)
Ändere output sum, carry in wire sum, carry (verwende das Semikolon)
Entferne die Modulports vollständig (das Modul sollte kein ( ) haben)

Schritt 2: Testcode hinzufügen

Füge einen initial begin-Block hinzu
Füge innerhalb des Blocks Folgendes hinzu:

$display("a b | sum carry"); 
a = 0; b = 0; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 0; b = 1; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 1; b = 0; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 1; b = 1; #1 $display("%d %d |  %d    %d", a, b, sum, carry);

Füge $finish; hinzu, um den Test zu beenden
Füge end hinzu, um den initial-Block zu schließen

Probier es selbst

module half_adder (
  input a,
  input b,
  
  output sum,
  output carry
);
  assign sum = a ^ b;
  assign carry = a & b;
  
endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Ihr erstes Modul Kommentare Abstraktionsebenen des Designs

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – einfache Mathematik Bitweise Operatoren

7Zuweisungen und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Grundelemente UND-, ODER- und NICHT-Gatter XOR- und XNOR-Gatter Rückblick – Logikgatter-Schaltung

10Entscheidungsfindung

If-Anweisung If – Else Rückblick – Einfacher Komparator Case-Anweisung Casex und Casez Rückblick – ALU-Entwurf

13Zeitsteuerung und Verzögerungen

Was sind Verzögerungen?Gatterverzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Zeitsteuerung

16Abschließende Herausforderungen

4-Bit-Zähler Decoder-Entwurf Schieberegister

2Datentypen

Wire-Typ Reg-Typ Integer und Real Vektoren Arrays Parameter Zusammenfassung – Signale deklarieren

5Operatoren Teil 2

Logische Operatoren Reduktionsoperatoren Schiebeoperatoren Verkettungsoperator Bedingter Operator Rückblick – Operatoren-Herausforderung

8Projekt: Halbaddierer

Das Modul schreiben Die Logik entwerfen

Die Testbench schreiben Projekt-Lektion

11Schleifen

For-Schleife While-Schleife Wiederholungsschleife Endlosschleife Anweisung deaktivieren Rückblick – Schleifenmuster

14Grundlagen von Testbenches

Was ist ein Testbench Stimuli erzeugen Display und Monitor Dumpfile und Dumpvars System Tasks verwenden Zusammenfassung – vollständiger Testbench

17UART

Bitzähler Zustandsautomat

Senderentwurf

Testbench

Übe selbstständig: Online-Verilog-Compiler