Zustände definieren

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 79 von 90.

Aufgabe

Ein traffic light controller ist eine endliche Zustandsmaschine (Finite State Machine), die mit bestimmten Zeitintervallen durch verschiedene Lichtzustände (Rot, Gelb, Grün) wechselt. Eine finite state machine (FSM) ist eine Schaltung, die sich in einem von einer begrenzten Anzahl von Zuständen befinden kann. Sie wechselt basierend auf Eingaben oder Timing von einem Zustand in einen anderen.

In diesem Projekt bauen Sie eine Ampelsteuerung für eine einfache Kreuzung. Die Ampel hat drei Ausgänge:

Licht	Ausgang	Bedeutung
Rot	`red = 1`	Stopp
Gelb	`yellow = 1`	Achtung
Grün	`green = 1`	Los

Die Lichter wechseln in dieser Reihenfolge:

Green → Yellow → Red → Green → …

Zeitablauf

Zustand	Dauer	Nächster Zustand
Grün	30 Sekunden	Gelb
Gelb	10 Sekunden	Rot
Rot	40 Sekunden	Grün

In dieser Lektion definieren Sie die Zustände für die Ampelsteuerung.

Eine Ampel hat drei mögliche Zustände:

Zustand	Licht	Code
Grün	Grünes Licht AN	2'b00
Gelb	Gelbes Licht AN	2'b01
Rot	Rotes Licht AN	2'b10

Vervollständigen Sie das module, indem Sie die fehlenden Teile hinzufügen.

Was zu tun ist:

Definieren Sie die Zustandskodierung: 0=Grün, 1=Gelb, 2=Rot

Declare ein 2-Bit-register namens state
Declare ein 6-Bit-register namens counter (für Zeiten bis zu 40 Sekunden)
Fügen Sie Output-assignments hinzu:
- Wenn state 0 ist: green = 1, yellow = 0, red = 0
- Wenn state 1 ist: green = 0, yellow = 1, red = 0
- Wenn state 2 ist: green = 0, yellow = 0, red = 1

Probier es selbst

module traffic_light (
  input clk,
  input reset,
  output reg red,
  output reg yellow,
  output reg green
);
  // TODO: Aufgabe 1 - Zustandsregister deklarieren (2 Bits)
  
  // TODO: Aufgabe 2 - Zählerregister deklarieren (6 Bits)
  

  // TODO: Aufgabe 3 - Ausgabezuweisungen mit case (state)
  // Zustand 0: green=1, yellow=0, red=0
  // Zustand 1: green=0, yellow=1, red=0
  // Zustand 2: green=0, yellow=0, red=1

endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – Einfache Mathematik Bitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-Zähler Decoder-Design Schieberegister