Verwendung der Case-Anweisung

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 66 von 90.

Aufgabe

Baue einen 4-zu-1-Multiplexer mit einer case-Anweisung anstelle von if-else.

Wahrheitstabelle

sel	out
00	out = in0
01	out = in1
10	out = in2
11	out = in3

Aufgabe:

Erstelle ein Modul namens mux4to1_case
Füge die Eingänge in0, in1, in2, in3 hinzu (je 1 bit)
Füge den Eingang sel hinzu (2 bits)
Füge den Ausgang out hinzu (1 bit, Typ reg)
Füge einen always @(*)-Block hinzu
Füge darin eine case (sel)-Anweisung hinzu
Füge Fälle für 2'b00, 2'b01, 2'b10, 2'b11 hinzu
Füge einen default-Fall hinzu
Schließe mit endcase und endmodule ab

Probier es selbst

// TODO: Erstelle Modul namens mux4to1_case

// TODO: Füge Inputs hinzu: in0, in1, in2, in3 (je 1 Bit)

// TODO: Füge Input sel hinzu (2 Bits)

// TODO: Füge Output out hinzu (reg-Typ)

// TODO: Füge always @(*) Block hinzu

// TODO: Füge case (sel) hinzu

// TODO: Füge case 2'b00: out = in0; hinzu

// TODO: Füge case 2'b01: out = in1; hinzu

// TODO: Füge case 2'b10: out = in2; hinzu

// TODO: Füge case 2'b11: out = in3; hinzu

// TODO: Füge default: out = in0; hinzu

// TODO: Füge endcase hinzu

// TODO: endmodule hinzufügen