Verilog lernen
Ein kostenloser, interaktiver Online-Verilog-Kurs. Du schreibst in jeder Lektion Verilog - mit KI-Hinweisen, wenn deine Simulationsausgabe nicht zu deinen Erwartungen passt, und einem kostenlosen Zertifikat zum Abschluss.
4,467+ codders eingeschrieben
128 Lektionen127 Aufgaben628 Quizfragen
- Anfängerfreundlich
KI-gestützte Coding-Hilfe
Praktische, interaktive Lektionen
Audio-Erzählung in jeder Lektion
Quizfragen zum Wissenstest
Kostenloses Abschlusszertifikat
Lehrplan
Abschnitt 1
Grundlagen
Abschnitt startenStartenSchaffe eine solide Grundlage im digitalen Design mit grundlegenden Verilog-KenntnissenEinführung
5 Lektionen433Datentypen
7 Lektionen853Zahlensystem
6 Lektionen646Operatoren Teil 1
5 Lektionen535Operatoren Teil 2
6 Lektionen647Module
7 Lektionen755Zuweisungen und Gatter
6 Lektionen648Projekt: Halbaddierer
3 Lektionen3Prozedurale Blöcke
6 Lektionen646Entscheidungsfindung
6 Lektionen634Schleifen
6 Lektionen646Multiplexer-Projekt
3 Lektionen3Zeitsteuerung und Verzögerungen
6 Lektionen645Grundlagen von Testbenches
6 Lektionen644Ampelsteuerung
Projekt5 Lektionen5Abschließende Herausforderungen
3 Lektionen3UART
Projekt4 Lektionen4Abschnitt 2
RTL-Design und Verifikation
Abschnitt startenStartenEntwickle zuverlässiges Verilog-RTL mit vollständiger kombinatorischer Logik, vorzeichenbehafteter Arithmetik, wiederverwendbaren Modulen, gesteuerten Pipelines und explizitem Speicherverhalten. Verifiziere Designs mit selbstprüfenden Testbenches, anspruchsvollen Übungen und einem Sample-Monitor-Projekt.Zuverlässige kombinatorische RTL
5 Lektionen916Bitbreiten und vorzeichenbehaftete Arithmetik
5 Lektionen916Wiederverwendbares RTL
5 Lektionen916Kontrolliertes sequentielles RTL
5 Lektionen916Speicher und Nachschlagetabellen
5 Lektionen916Selbstprüfende Testbenches
5 Lektionen916Projekt – Beispielmonitor
5 Lektionen5Abschließende Herausforderungen
3 Lektionen3
Lernen durch Tun
Schreibe echten Code, frage Datenbanken ab, erstelle Websites und meistere KI-Prompts. Unsere interaktiven Lektionen decken alle Fähigkeiten ab, die moderne Entwickler brauchen.
Baue deine Serie auf
Bleib konsequent und sieh zu, wie dein Fortschritt wächst! Verfolge deine tägliche Programmiergewohnheit, schütze deine Serie mit Einfrieroptionen und verdiene Belohnungen für jeden Tag.
12 Tage Serie
Komm morgen zurück, um deine Serie zu halten!
January 2026
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
21
22
23
24
25
26
27
28
29
30
Doppelt oder Nichts
Tag 5 von 7
Serie Einfrieren
2 left
Überall coden
Nimm deine Programmierreise mit! Keine Einrichtung, keine Downloads: einfach öffnen und loslegen. Verfügbar auf iOS, Android und Web mit 4,9-Sterne-Bewertungen.
Du bist nicht allein
Tritt auf globalen Bestenlisten an, lade Freunde ein, um Belohnungen zu verdienen, und feiert gemeinsam eure Erfolge. Programmieren macht mit Freunden mehr Spaß!
1
2
3
AufstiegszoneJeder Lernweg, alles dabei
Lies, höre, teste dich, frag die KI oder schlage nach, was du schon gelernt hast. Jede Lektion passt sich dir an.
Eine Variable ist ein benannter Container, der einen Wert speichert, auf den du später im Programm verweisen kannst.
In Python erstellst du eine, indem du den Namen, ein Gleichheitszeichen und dann den Wert schreibst.
Der Wert kann sich ändern. Eine neue Zuweisung verweist den Namen einfach auf einen neuen Wert.
Werde zertifiziert
Verdiene Zertifikate für jeden abgeschlossenen Kurs. Füge sie deinem LinkedIn-Profil und Lebenslauf hinzu, um Arbeitgebern deine Programmierkenntnisse zu zeigen.
AbschlusszertifikatPython-Grundlagen
Zu LinkedIn hinzufügenWarum Verilog mit Coddy lernen
- Schreibe und simuliere echtes Verilog in deinem Browser. Kein Icarus-, Vivado- oder ModelSim-Setup - jede Lektion kompiliert dein Verilog-Modul, führt die Testbench serverseitig aus und zeigt die Simulationsausgabe sowie etwaige Compile-Fehler sofort an.
- Verilog so, wie Digitaldesigner es wirklich verwenden: Module und Ports, Wires vs. Register, Gatter-Primitive (AND/OR/NOT/XOR), blocking vs. non-blocking Zuweisungen, kombinatorische und sequenzielle Always-Blöcke, Parameter, endliche Automaten und Testbenches mit
$display,$monitorund$dumpvars. Die Grundlagen der Hardwarebeschreibungssprache, die du brauchst, bevor du ein FPGA überhaupt anfasst. - KI-Hinweise begleiten dich durch die Stellen in Verilog, an denen alle stolpern: blocking vs. non-blocking innerhalb von Always-Blöcken, wann man
wireoderregbenutzt, dimensionierte vs. nicht dimensionierte Zahlen, und die Bedeutung der Wertexundz- damit du von der ersten Lektion an das richtige Hardware-Modell (kein Software-Modell) im Kopf aufbaust. - Baue echte Hardware-Projekte, nicht nur Übungen: einen Halbaddierer, einen 2-zu-1- und 4-zu-1-Multiplexer, eine Ampelsteuerung als FSM und einen UART-Sender. Jedes Projekt kommt mit eigener Testbench, damit du dein Design Ende-zu-Ende simuliert siehst.
Häufige Fragen zum Verilog-Lernen
Wofür wird Verilog verwendet?
Verilog ist eine Hardwarebeschreibungssprache (HDL), die zum Entwurf und zur Simulation digitaler Schaltungen verwendet wird - FPGAs, ASICs und die Chips in fast jedem modernen Gerät. Ingenieure beschreiben das Hardwareverhalten in Verilog, simulieren es zur Verifikation und synthetisieren es dann zu echten Gattern und Flip-Flops. Es ist die Standardsprache bei Firmen wie Intel, AMD, NVIDIA, Apple, Qualcomm und in den meisten FPGA-Häusern.
Ist Verilog schwer zu lernen?
Verilog sieht stark nach C aus, aber das mentale Modell ist völlig anders - du beschreibst Hardware, die parallel läuft, keine Software, die Zeile für Zeile abgearbeitet wird. Die Syntax ist leicht; schwierig ist, in Wires, Registern und Taktflanken zu denken statt in Variablen und Funktionsaufrufen. Der Kurs führt das Hardwaredenken schrittweise ein - von einfacher Kombinatorik über getaktete Always-Blöcke bis zu endlichen Automaten und vollständigen Testbenches.
Verilog oder VHDL - was sollte ich lernen?
Beide sind etablierte HDLs und erfüllen denselben Zweck. Verilog (und sein Nachfolger SystemVerilog) dominiert in der US-Halbleiterindustrie, bei großen Chipherstellern und in den meisten modernen Verifikations-Flows. VHDL ist in der europäischen Industrie, Luft- und Raumfahrt und im Verteidigungssektor verbreiteter. Ohne konkreten Arbeitgeber im Kopf ist Verilog die sicherere erste HDL - näher an C in der Syntax und mit einem größeren Ökosystem freier Tools und Open-Source-Designs.
Muss ich Verilog für FPGA-Arbeit können?
Ja - Verilog (oder VHDL, oder zunehmend SystemVerilog) ist, wie du beschreibst, was ein FPGA tatsächlich tut. Hersteller-Tools wie Vivado, Quartus und Lattice Radiant nehmen Verilog/SystemVerilog als Eingabe. Es gibt visuelle Tools und High-Level Synthesis (HLS), aber alles über ein Spielzeugprojekt auf einem FPGA hinaus wird am Ende in Verilog geschrieben oder gelesen.
Wie lange dauert es, Verilog zu lernen?
Verilog-Grundlagen -Module, Ports, Wires, Register, Operatoren, einfache Always-Blöcke- brauchen zwei bis drei Wochen täglicher Übung. Sich mit endlichen Automaten, Testbenches und den Projekten dieses Kurses (Halbaddierer, Multiplexer, Ampel-FSM, UART) wohlzufühlen, dauert meist ein bis zwei weitere Monate. Der nächste Schritt - deine Designs auf einem echten FPGA-Board laufen zu lassen - ist eine eigene Lernkurve zusätzlich zur Sprache.
Kann ich Verilog online kostenlos lernen?
Ja. Der interaktive Verilog-Kurs ist kostenlos - vollständige Lektionen, Code-Übungen, simulierte Testbenches und ein Zertifikat. Verilog wird serverseitig kompiliert und simuliert, du musst also weder Icarus Verilog noch Vivado noch eine FPGA-Toolchain lokal installieren, um echtes HDL zu schreiben.
Bekomme ich nach dem Verilog-Kurs ein Zertifikat?
Ja. Der Abschluss des Verilog-Kurses bringt dir ein kostenloses Abschlusszertifikat. Ein verifizierbares Signal, das du in deinen Lebenslauf aufnehmen oder bei LinkedIn neben FPGA-Projekten, RTL-Designs oder Testbenches teilen kannst.
