Parameter
Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 11 von 90.
Sie können viele Kopien eines selben Moduls erstellen und sie an verschiedenen Stellen verwenden — das nennt man **mehrfache Instanzen** (**multiple instances**). Anstatt denselben Code immer wieder neu zu schreiben, schreiben Sie ihn einmal und verwenden ihn so oft wieder, wie Sie benötigen. Jede Instanz ist eine separate Kopie dieser Hardware auf dem Chip.
Aber was ist, wenn jede Kopie unterschiedlich sein muss? Zum Beispiel ein 8-Bit-counter, ein 16-Bit-counter und ein 32-Bit-counter. Ohne parameter müssten Sie drei separate module schreiben.
Parameters lösen dieses Problem.
Ein parameter ist ein konstanter Wert, den Sie beim Erstellen einer Instanz festlegen können. Er ermöglicht es Ihnen, jede Kopie des module unterschiedlich zu konfigurieren.
Parameter deklarieren
module counter #(
parameter WIDTH = 8
)(
input clk,
output reg [WIDTH-1:0] count
);
always @(posedge clk) count <= count + 1;
endmoduleDas #(parameter WIDTH = 8) definiert einen Parameter namens WIDTH mit einem Standardwert von 8.
Beim Deklarieren von Parametern verwenden wir das Symbol # direkt nach dem Modulnamen und vor der Portliste. Das # teilt Verilog mit, dass danach eine Liste von Parametern folgt, die das Modul konfigurieren. Wenn Ihr Modul keine Parameter hat, lassen Sie # einfach vollständig weg.
Verwendung von Parametern
Parameter können überall dort verwendet werden, wo eine Konstante benötigt wird:
reg [WIDTH-1:0] data; // Vektorgröße
count <= count + 1; // Funktioniert mit jeder Breite
assign out = data[WIDTH-1]; // MSB-PositionParameter überschreiben
Wenn Sie das `module` verwenden, können Sie den `parameter`-Wert ändern:
// Standardbreite (8 Bits)
counter u1 (.clk(clk), .reset(reset), .count(count1));
// Überschreiben auf 16 Bits
counter #(.WIDTH(16)) u2 (.clk(clk), .count(count2));Multiple Parameters
Sie können mehrere Parameter haben:
module fifo #(
parameter DEPTH = 16,
parameter WIDTH = 8
)(
input clk, wr_en, rd_en,
input [WIDTH-1:0] data_in,
output [WIDTH-1:0] data_out
);
reg [WIDTH-1:0] memory [0:DEPTH-1];
endmoduleLocalparam
Ein localparam ist ähnlich, kann aber nicht von außen overridden werden:
module example;
localparam STATE_IDLE = 2'b00;
localparam STATE_RUN = 2'b01;
localparam STATE_STOP = 2'b10;
// These values are fixed inside this module
endmoduleVerwenden Sie localparam für Konstanten, die sich nicht ändern sollten.
Aufgabe
Füge einen Parameter namens WIDTH mit einem Standardwert von 4 hinzu.
Was zu tun ist:
- Füge einen Parameter namens
WIDTHhinzu - Setze seinen Standardwert auf
4 - Der Parameter gehört in
#( )nach dem Modulnamen
Probier es selbst
module counter #(
// Parameter WIDTH hier mit Standardwert 4 hinzufügen
)(
input clk,
input reset,
output reg [WIDTH-1:0] count
);
endmoduleDiese Lektion enthält ein kurzes Quiz. Starte die Lektion, um es zu beantworten und deinen Fortschritt zu speichern.
Alle Lektionen in Grundlagen
1Einführung
Was ist VerilogHardware vs. SoftwareAbstraktionsebenen im DesignDein erstes ModulKommentare4Operatoren Teil 1
Arithmetische OperatorenModulo-OperatorVergleichsoperatorenWiederholung – Einfache MathematikBitweise Operatoren7Zuweisung und Gatter
Kontinuierliche ZuweisungZuweisung mit OperatorenIntegrierte Gatter-PrimitiveAND OR NOT GatterXOR XNOR GatterZusammenfassung - Logikgatterschaltung10Entscheidungsfindung
If-AnweisungIf - ElseWiederholung - Einfacher KomparatorCase-AnweisungCasex und CasezWiederholung - ALU-Design5Operatoren Teil 2
Logische OperatorenReduktionsoperatorenShift-OperatorenVerkettungsoperatorBedingter OperatorZusammenfassung – Operator-Challenge11Schleifen
For-SchleifeWhile-SchleifeRepeat-SchleifeEndlosschleifeDisable-AnweisungRückblick – Schleifenmuster3Zahlensystem
Binäre DarstellungZahlen mit GrößenangabeZahlen ohne GrößenangabeNegative ZahlenSpezialwerte X und ZZusammenfassung – Zahlenformate6Module
ModulstrukturEingangs- und Ausgangs-PortsInout-PortsModul-InstanziierungPort-Mapping nach NamePort-Mapping nach ReihenfolgeZusammenfassung – Ein Modul erstellen