Testbench

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 90 von 90.

Aufgabe

Ein testbench liefert Eingaben für Ihr Design und erstellt eine Waveform-Datei. Er hat selbst keine Ports.

Ihre Aufgabe

Erstellen Sie einen Testbench, der:

reg für clk, start und data_in (8 Bits) deklariert
wire für tx und wire [3:0] für cnt deklariert
Das Modul uart_tx instanziiert und alle Ports verbindet: .clk, .start, .data_in, .tx, .cnt
Einen Takt generiert (Umschalten alle 5 Zeiteinheiten)
Innerhalb eines initial-Blocks:
- Eine Waveform-Datei namens "uart.vcd" mit $dumpfile und $dumpvars erstellt
- clk = 0, start = 1, data_in = 8'b01000001 zum Zeitpunkt 0 setzt
- start nach 10 Zeiteinheiten freigibt (start = 0)
- Für 200 Zeiteinheiten läuft

Öffnen Sie nach dem Ausführen des Testbenchs die Waveform, um das tx-Signal zu überprüfen.

Probier es selbst

module uart_tx (
  input clk,
  input start,
  input [7:0] data_in,
  output reg tx,
  output reg [3:0] cnt
);

  reg [9:0] shift_reg;

  initial begin
    cnt = 0;
    tx = 1;
    shift_reg = 0;
  end

  always @(posedge clk) begin
    if (cnt == 0 && start) begin
      shift_reg <= {1'b1, data_in, 1'b0};
      cnt <= 1;
    end
    else if (cnt > 0 && cnt < 9) begin
      tx <= shift_reg[0];
      shift_reg <= shift_reg >> 1;
      cnt <= cnt + 1;
    end
    else if (cnt == 9) begin
      tx <= shift_reg[0];
      shift_reg <= shift_reg >> 1;
      cnt <= 0;
    end
  end

endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – Einfache Mathematik Bitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-Zähler Decoder-Design Schieberegister