Rückblick – Signale deklarieren

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy — Lektion 12 von 90.

Aufgabe

Füge die fehlenden Signaldeklarationen basierend auf dem hinzu, was du in diesem Kapitel gelernt hast.

Was zu tun ist:

Deklariere einen 8-Bit wire namens data
Deklariere ein 4-Bit reg namens counter
Deklariere ein integer namens i
Deklariere einen parameter namens MAX mit dem Wert 255

Probier es selbst

module data_types;
  // Deklariere einen 8-Bit-Wire namens data
  
  // Deklariere einen 4-Bit-Reg namens counter
  
  // Deklariere einen Integer namens i
  
  // Deklariere einen Parameter namens MAX mit dem Wert 255
  
endmodule

Alle Lektionen in Grundlagen

1Einführung

Was ist Verilog Hardware vs. Software Abstraktionsebenen im Design Dein erstes Modul Kommentare

4Operatoren Teil 1

Arithmetische Operatoren Modulo-Operator Vergleichsoperatoren Wiederholung – Einfache Mathematik Bitweise Operatoren

7Zuweisung und Gatter

Kontinuierliche Zuweisung Zuweisung mit Operatoren Integrierte Gatter-Primitive AND OR NOT Gatter XOR XNOR Gatter Zusammenfassung - Logikgatterschaltung

10Entscheidungsfindung

If-Anweisung If - Else Wiederholung - Einfacher Komparator Case-Anweisung Casex und Casez Wiederholung - ALU-Design

13Timing und Verzögerungen

Was sind Verzögerungen Gatter-Verzögerungen Zuweisungsverzögerungen Timescale-Direktive Takterzeugung Zusammenfassung – Timing-Steuerung

16Finale Herausforderungen

4-Bit-Zähler Decoder-Design Schieberegister

2Datentypen

Wire-Typ Reg-Typ Integer und Real Vektoren Arrays ParameterRückblick – Signale deklarieren

5Operatoren Teil 2

Logische Operatoren Reduktionsoperatoren Shift-Operatoren Verkettungsoperator Bedingter Operator Zusammenfassung – Operator-Challenge

8Halbaddierer-Projekt

Das Modul schreiben Die Logik entwerfen

Die Testbench schreiben

11Schleifen

For-Schleife While-Schleife Repeat-Schleife Endlosschleife Disable-Anweisung Rückblick – Schleifenmuster

14Testbench-Grundlagen

Was ist eine Testbench Erstellen von Stimuli Display und Monitor Dumpfile und Dumpvars System-Tasks verwenden Zusammenfassung – Vollständige Testbench

17UART

Bit-Zähler Zustandsautomat

Transmitter-Design

Testbench