Menu
Coddy logo textTech

Wiederholungsschleife

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 60 von 90.

Die repeat-Schleife führt einen Codeblock eine feste Anzahl von Malen aus. Anders als die for-Schleife verwendet sie keine Schleifenzählervariable.

Eine repeat-Schleife wird eine festgelegte Anzahl von Malen ausgeführt. Du gibst ihr eine Konstante oder einen Ausdruck, der bestimmt, wie viele Iterationen ausgeführt werden sollen.

Syntax:

repeat (number) begin
  // Code zum Wiederholen
end

Einfaches Beispiel

repeat (5) begin
  $display("Hello");
end

Ausgabe:

Hello
Hello
Hello
Hello
Hello

Die Nachricht wird genau 5-mal ausgegeben.

Mit einem Ausdruck wiederholen

integer count = 3;

repeat (count) begin
  $display("Looping");
end

Ausgabe:

Looping
Looping
Looping

Repeat-Schleife vs. For-Schleife

 For-SchleifeRepeat-Schleife
ZählervariableJa (explizit)Nein
Wann verwenden?Indexwert erforderlichNur Wiederholung erforderlich
Beispielfor (i=0; i<5; i=i+1)repeat (5)

Mehrere Taktzyklen erzeugen

initial begin
  clk = 0;
  repeat (20) begin
    #5 clk = ~clk;
  end
end

Dies erzeugt 20 Taktflanken (10 vollständige Zyklen).

Wichtige Regeln

RegelErklärung
Zahl muss nichtnegativ seinKann nicht eine negative Anzahl von Malen wiederholen
Konstante oder Ausdruck kann verwendet werdenrepeat (10) oder repeat (count)
Keine Schleifenvariable verfügbarDie Anzahl der Iteration kann nicht verfolgt werden
Verwende begin/end für mehrere AnweisungenFür mehr als eine Zeile erforderlich
challenge icon

Aufgabe

Aufgabe:

Füge die fehlende repeat-Schleife hinzu, um "Verilog" 4-mal auszugeben.

Probier es selbst

module repeat_challenge;
  
  initial begin
    $display("Printing 4 times:");
    
    // TODO: repeat-Schleife hinzufügen
    // 4 Mal wiederholen
    // Innen "Verilog" ausgeben
    
    $finish;
  end
endmodule
quiz iconTeste dich selbst

Diese Lektion enthält ein kurzes Quiz. Starte die Lektion, um es zu beantworten und deinen Fortschritt zu speichern.

Alle Lektionen in Grundlagen

Übe selbstständig: Online-Verilog-Compiler