Menu
Coddy logo textTech

Endlosschleife

Teil des Abschnitts Grundlagen der Verilog-Journey von Coddy. Lektion 61 von 90.

Die forever-Schleife wiederholt einen Codeblock kontinuierlich, für immer. Sie stoppt niemals von selbst.

Eine forever-Schleife wird ohne end wiederholt ausgeführt. Sie ist nützlich zum Erzeugen von Taktsignalen und anderen kontinuierlichen Signalen in Testbenches.

Syntax:

forever begin
  // Code, der sich für immer wiederholt
end

Einfaches Beispiel

forever begin
  $display("This prints forever");
end

Dies wird endlos ausgegeben und deine Simulation zum Absturz bringen. Füge immer eine Verzögerung oder eine Abbruchbedingung hinzu.

Eine Uhr erzeugen (häufige Verwendung)

Die häufigste Verwendung von forever besteht darin, eine Uhr zu erzeugen:

initial begin
  clk = 0;
  forever begin
    #5 clk = ~clk;   // Umschalten alle 5 Zeiteinheiten
  end
end

Dies erstellt eine Uhr, die während der gesamten Simulation läuft.

Endlos mit Disable

Du kannst eine forever-Schleife mit einer disable-Anweisung stoppen:

initial begin : clock_gen   // Name hier hinzugefügt
  clk = 0;
  forever begin
    #5 clk = ~clk;
  end
end
initial begin
  #100;
  disable clock_gen;   // Jetzt funktioniert das
end

Forever im Vergleich zu anderen Schleifen

SchleifeStoppt?Wann verwenden?
forJa (nach einer festgelegten Anzahl von Iterationen)Bekannte Anzahl von Wiederholungen
whileJa (wenn die Bedingung falsch ist)Unbekannte Abbruchbedingung
repeatJa (nach einer festgelegten Anzahl von Iterationen)Bekannte Anzahl von Wiederholungen
foreverNein (nie)Kontinuierliche Signale (Uhr)

Wichtige Regeln

RegelErklärung
Muss eine Verzögerung enthalten#10 oder @(posedge clk)
Ohne Verzögerung hängt die SimulationEndlosschleife ohne Zeitfortschritt
Mit disable verwenden, um zu stoppenAndernfalls endet die Simulation nie
Am besten in Testbenches verwendenNicht synthetisierbar
challenge icon

Aufgabe

Was zu tun ist:

Füge die fehlende forever-Schleife hinzu, um eine Uhr zu erzeugen, die alle 10 Zeiteinheiten umschaltet.

Probier es selbst

module forever_challenge;
  reg clk;
  
  initial begin
    clk = 0;
    // TODO: forever-Schleife hinzufügen, um clk alle 10 Zeiteinheiten umzuschalten
  end
endmodule
quiz iconTeste dich selbst

Diese Lektion enthält ein kurzes Quiz. Starte die Lektion, um es zu beantworten und deinen Fortschritt zu speichern.

Alle Lektionen in Grundlagen

Übe selbstständig: Online-Verilog-Compiler