Verilog 배우기

Coddy로 Verilog를 배워야 하는 이유

• 실제 Verilog 코드를 브라우저에서 작성하고 시뮬레이션할 수 있습니다. Icarus, Vivado, ModelSim을 설치할 필요 없이 - 각 레슨은 서버에서 Verilog 모듈을 컴파일하고 testbench를 실행해 시뮬레이션 결과와 컴파일 에러를 즉시 보여줍니다.
• 디지털 설계자가 실제로 사용하는 그대로의 Verilog: 모듈과 포트, wire 대 register, 게이트 프리미티브(AND/OR/NOT/XOR), blocking 대 non-blocking 대입, 조합 및 순차 always 블록, 파라미터, 유한 상태 기계, 그리고 $display, $monitor, $dumpvars를 사용한 testbench. FPGA를 만지기 전에 필요한 하드웨어 기술 언어의 기초.
• AI 힌트는 모두가 헤매는 Verilog 포인트 - always 블록 안의 blocking vs non-blocking, wire와 reg의 선택, 크기 지정 / 미지정 숫자, 그리고 x와 z 값의 의미 - 를 함께 풀어 주어, 첫 레슨부터 소프트웨어가 아닌 하드웨어의 올바른 멘탈 모델을 세울 수 있게 도와줍니다.
• 단순 연습이 아닌 실제 하드웨어 프로젝트를 만듭니다: 반가산기(half adder), 2-to-1 및 4-to-1 멀티플렉서, FSM으로 구현한 신호등 컨트롤러, UART 송신기. 각 프로젝트에는 자체 testbench가 포함되어 있어 설계가 처음부터 끝까지 시뮬레이션되는 모습을 볼 수 있습니다.

Verilog 학습에 대한 자주 묻는 질문