요약 - 논리 게이트 회로

Coddy Verilog 여정의 기초 섹션에 포함된 레슨 — 90개 중 42번째.

챌린지

이 챌린지는 게이트 프리미티브에 대해 이번 장에서 배운 모든 내용을 결합합니다. 여러 게이트를 사용하여 회로를 구축하게 됩니다.

수행할 작업:

다음과 같은 회로를 구축하세요:

입력: a, b, c
출력: out1, out2, out3

로직:

out1 = a AND b
out2 = b OR c
out3 = a XOR c

게이트 프리미티브(and, or, xor)를 사용하여 이러한 출력들을 생성하세요.

직접 해보기

module logic_circuit (
  input a,
  input b,
  input c,
  output out1,
  output out2,
  output out3
);
  
  // TODO: out1을 위한 AND 게이트 추가 (a & b)
  
  // TODO: out2를 위한 OR 게이트 추가 (b | c)
  
  // TODO: out3을 위한 XOR 게이트 추가 (a ^ c)

endmodule

기초의 모든 레슨

1소개

Verilog란 무엇인가 하드웨어 vs 소프트웨어 설계 추상화 수준 첫 번째 모듈 만들기 주석

4연산자 파트 1

산술 연산자 나머지 연산자 비교 연산자 복습 - 간단한 수학 비트 연산자

7Assign과 게이트

연속 할당 연산자를 사용한 할당 내장 게이트 프리미티브 AND OR NOT 게이트 XOR XNOR 게이트요약 - 논리 게이트 회로

10의사 결정

If 문 If - Else 요약 - 단순 비교기 Case 문 Casex와 Casez 요약 - ALU 설계

13타이밍과 지연

지연이란 무엇인가 게이트 지연 할당 지연 Timescale 지시어 클록 생성 요약 - 타이밍 제어

16최종 도전

4비트 카운터 디코더 설계 시프트 레지스터