Menu
Coddy logo textTech

Recap - Declare Signals

Coddy Verilog 여정의 기초 섹션에 포함된 레슨. 90개 중 12번째.

challenge icon

챌린지

이 장에서 배운 내용을 바탕으로 누락된 신호 선언을 추가하세요.

할 일:

  1. 8-bit wiredata를 선언하세요.
  2. 4-bit regcounter를 선언하세요.
  3. integeri를 선언하세요.
  4. 직접 해보기

    module data_types;
      // data라는 8비트 wire를 선언
      
      // counter라는 4비트 reg를 선언
      
      // i라는 integer를 선언
      
      // 값이 255인 MAX라는 parameter를 선언
      
    endmodule
      
    
      
    

기초의 모든 레슨

직접 연습해 보세요: 온라인 Verilog 컴파일러