요약 - Always vs Initial

Coddy Verilog 여정의 기초 섹션에 포함된 레슨 — 90개 중 51번째.

챌린지

Always vs Initial

이 counter가 올바르게 작동하도록 두 block을 모두 완성하세요.

수행할 작업:

initial block은 시간 0에서 count를 0으로 초기화해야 합니다.
always block은 매 상승 Clock 엣지마다 count를 1씩 increment해야 합니다.

직접 해보기

module counter;
  reg clk;
  reg [3:0] count;
  
  // 클럭 생성기 (이미 제공됨)
  always #5 clk = ~clk;
  
  // TODO: count = 0으로 설정하는 initial 블록 추가
  
  // TODO: posedge clk에서 count를 증가시키는 always 블록 추가
  
endmodule