요약 - Always vs Initial
Coddy Verilog 여정의 기초 섹션에 포함된 레슨 — 90개 중 51번째.
챌린지
Always vs Initial
이 카운터가 올바르게 작동하도록 두 블록을 모두 완성하세요.
수행할 작업:
initial블록은 0 시점에count를 0으로 초기화해야 합니다always블록은 매 상승 클록 엣지(rising clock edge)마다count를 1씩 증가시켜야 합니다
직접 해보기
module counter;
reg clk;
reg [3:0] count;
// 클록 생성기 (이미 제공됨)
always #5 clk = ~clk;
// TODO: count = 0으로 설정하는 initial 블록 추가
// TODO: clk의 상승 엣지(posedge)에서 count를 증가시키는 always 블록 추가
endmodule