산술 연산자

Coddy Verilog 여정의 기초 섹션에 포함된 레슨 — 90개 중 19번째.

Verilog는 기본적인 산술 연산자를 제공합니다: + (덧셈), - (뺄셈), * (곱셈) 및 / (나눗셈).

코드 예제:

module arithmetic_demo;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd9;
    b = 4'd4;
    
    add = a + b;    // 9 + 4 = 13
    sub = a - b;    // 9 - 4 = 5
    mul = a * b;    // 9 * 4 = 36
    div = a / b;    // 9 / 4 = 2
    
    $display("9 + 4 = %d", add);
    $display("9 - 4 = %d", sub);
    $display("9 * 4 = %d", mul);
    $display("9 / 4 = %d", div);
    $finish;
  end
endmodule

출력:

9 + 4 = 13 9 - 4 = 5 9 * 4 = 36 9 / 4 = 2

중요 참고 사항

나눗셈은 정수 나눗셈을 수행합니다 (소수점 없음)
결과 레지스터가 곱셈 결과를 담기에 충분히 넓은지 확인하십시오

챌린지

이 챌린지에서는 연산자 +, -, *, /를 사용하여 올바른 산술식을 작성해야 합니다.

수행할 작업:

a + b를 계산하여 add에 저장합니다.
a - b를 계산하여 sub에 저장합니다.
a * b를 계산하여 mul에 저장합니다.
a / b를 계산하여 div에 저장합니다.

치트 시트

Verilog 산술 연산자: +, -, *, /

reg [3:0] a, b;
reg [7:0] add, sub, mul, div;

add = a + b;
sub = a - b;
mul = a * b;
div = a / b; // 정수 나눗셈 (소수점 없음)

참고: 결과 레지스터가 충분히 넓은지 확인하십시오. 특히 곱셈의 경우 주의가 필요합니다.

직접 해보기

module arithmetic_challenge;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd12;
    b = 4'd5;
    
    add = ______;   // a + b
    sub = ______;   // a - b
    mul = ______;   // a * b
    div = ______;   // a / b
    
    $display("12 + 5 = %d", add);
    $display("12 - 5 = %d", sub);
    $display("12 * 5 = %d", mul);
    $display("12 / 5 = %d", div);
    $finish;
  end
endmodule