Recap - Loop Patterns
Coddy Verilog 여정의 기초 섹션에 포함된 레슨. 90개 중 63번째.
챌린지
예상되는 출력을 생성하도록 각 loop의 누락된 부분을 완성하세요.
할 일:
forloop를 사용하여 0부터 3까지의 숫자를 출력하세요whileloop를 사용하여 0부터 2까지의 숫자를 출력하세요repeatloop를 사용하여 "Hello"를 3번 출력하세요
직접 해보기
module loop_patterns;
integer i;
initial begin
$display("For Loop:");
// TODO: for 루프 추가 (i=0 to 3)
$display("While Loop:");
i = 0;
// TODO: while 루프 추가 (i=0 to 2)
$display("Repeat Loop:");
// TODO: repeat 루프 추가 ("Hello"를 3번 출력)
$finish;
end
endmodule기초의 모든 레슨
4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine Logic직접 연습해 보세요: 온라인 Verilog 컴파일러