4 Bit Counter

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 84/90。

チャレンジ

0から15までカウントし、0に戻る4ビットカウンターを作成してください。

モジュールインターフェース

ポート	方向	幅	説明
`clk`	input	1 bit	クロック信号
`reset`	input	1 bit	カウンターを0にリセット
`count`	output	4 bits	現在のカウンター値

真理値表

クロックサイクル	count
リセット後	0
1	1
2	2
...	...
15	15
16	0（循環して戻る）

以下のモジュールを完成させてください。

実行すること：

reset時に、countを0に設定する
クロックの立ち上がりエッジごとに、countを1増加させる
countが15に達したら、次の増加で0に戻るようにする

自分で試してみよう

module counter (
  input clk,
  input reset,
  output reg [3:0] count
);
  
  // TODO: posedge clk と posedge reset を持つ always ブロックを追加
  // リセット時: count <= 0
  // それ以外: count <= count + 1

endmodule

基礎のすべてのレッスン

1はじめに

Verilogとはハードウェアとソフトウェア最初のモジュールコメント設計抽象化レベル

4Operators Part 1

Arithmetic Operators Modulo Operator Comparison Operators Recap - Simple Math Bitwise Operators

7Assign And Gates

Continuous Assignment Assign With Operators Built In Gate Primitives AND OR NOT Gates XOR XNOR Gates Recap - Logic Gate Circuit

10Decision Making

If Statement If - Else Recap - Simple Comparator Case Statement Casex And Casez Recap - ALU Design

13Timing And Delays

What Are Delays Gate Delays Assignment Delays Timescale Directive Clock Generation Recap - Timing Control

16Final Challenges

4 Bit CounterDecoder Design Shift Register

自分で練習してみよう: Verilogオンラインコンパイラ