Verilogを学ぶ
無料のインタラクティブなVerilogオンラインコース。毎レッスンでVerilogを実際に書きます。シミュレーション出力が想定と合わないときはAIヒントが助け、コース修了時には無料の修了証がもらえます。
1,265+ 人のcoddersが登録中
90 レッスン78 チャレンジ534 クイズの問題
- 初心者向け
AIによるコーディングサポート
実践的なインタラクティブレッスン
全レッスンに音声ナレーション付き
知識を確かめるクイズ
無料の修了証明書
シラバス
セクション 1
基礎
セクションを始める開始開く閉じるVerilogのコアスキルを習得し、デジタル設計の強固な基礎を築きますはじめに
5 レッスン433データ型
7 レッスン753数体系
6 レッスン646演算子 パート1
5 レッスン535演算子 パート2
6 レッスン647モジュール
7 レッスン755Assign とゲート
6 レッスン648手続き型ブロック
6 レッスン646条件分岐
6 レッスン635ループ
6 レッスン646マルチプレクサ・プロジェクト
プロジェクト3 レッスン1タイミングと遅延
6 レッスン645テストベンチの基礎
6 レッスン645信号機コントローラー
プロジェクト5 レッスン1
Learn by Doing
Write real code, query databases, build websites, and master AI prompts. Our interactive lessons cover every skill modern developers need.
Build Your Coding Streak
Stay consistent and watch your progress grow! Track your daily coding habit, protect your streak with freeze days, and earn rewards for showing up every day.
12 days streak
Return tomorrow to keep your streak!
January 2026
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
21
22
23
24
25
26
27
28
29
30
Double or Nothing
Day 5 of 7
Streak Freeze
2 left
Code Anywhere, Anytime
Take your coding journey on the go! No setup, no downloads - just open and start coding. Available on iOS, Android and Web with 4.9 star ratings.
You're Not Alone in This
Compete on global leaderboards, invite friends to earn rewards, and celebrate each other's wins. Coding is better with friends!
Every way to learn
Read, listen, test yourself, ask the AI, or look up anything you've already covered. Every lesson meets you where you are.
A variable is a named container that stores a value you can reference later in your program.
In Python, you create one by writing the name, an equals sign, then the value you want to store.
The value can change over time - reassigning the name simply points it to a new value.
Prove Your Skills
Earn certificates for every course you complete. Add them to your LinkedIn profile and resume to showcase your coding expertise to employers.
CoddyでVerilogを学ぶ理由
- 本物のVerilogをブラウザで書いてシミュレーションできます。Icarus・Vivado・ModelSimのインストールは不要 - 各レッスンがVerilogモジュールをコンパイルし、テストベンチをサーバー側で実行して、シミュレーション結果とコンパイルエラーを即座に表示します。
- デジタル設計者が実際に使うとおりのVerilog:モジュールとポート、wire対register、ゲートプリミティブ(AND/OR/NOT/XOR)、blocking代入と非blocking代入、組み合わせ回路と順序回路のalwaysブロック、パラメータ、有限状態機械、
$display・$monitor・$dumpvarsを使ったテストベンチ。FPGAに触る前に押さえておくべきハードウェア記述言語の基礎を、ひと通り扱います。 - AIヒントは、誰もがつまずくVerilogのポイント - alwaysブロック内のblocking対非blocking、
wireとregの使い分け、サイズ付きとサイズなしの数値、xとzの意味 - を一緒に解きほぐすので、ソフトウェアではなくハードウェアとして正しいメンタルモデルを最初のレッスンから作れます。 - 練習問題だけでなく、実際のハードウェアプロジェクトを作ります:半加算器、2-to-1と4-to-1のマルチプレクサ、FSMとしての信号機コントローラ、UART送信器。それぞれにテストベンチが付いているので、自分の設計が最初から最後までシミュレーションされる様子を見られます。