復習 - 簡単な比較器

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 54/90。

チャレンジ

2ビット比較器は、2つの2ビットの2進数を比較し、一方が他方より大きいか、小さいか、等しいかを判定する回路です。

すること：

if-else文を使用して、2ビット比較器を構築してください。

仕組み：

a > bの場合、greaterは1、lessとequalは0にします
a < bの場合、lessは1、greaterとequalは0にします
a == bの場合、equalは1、greaterとlessは0にします

自分で試してみよう

module comparator (
  input [1:0] a,
  input [1:0] b,
  output reg greater,
  output reg less,
  output reg equal
);
  
  always @(*) begin
    // TODO: a と b を比較する if-else 文を追加する
    // a > b の場合、greater = 1 に設定する
    // a < b の場合、less = 1 に設定する
    // a == b の場合、equal = 1 に設定する
  end
  
endmodule

基礎のすべてのレッスン

自分で練習してみよう: Verilogオンラインコンパイラ