復習 - 単純な比較器
CoddyのVerilogジャーニー「基礎」セクションの一部 — レッスン 54/90。
チャレンジ
2ビットコンパレータは、2つの2ビット二進数を比較し、一方が他方より大きいか、小さいか、あるいは等しいかを判定する回路です。
課題：
if-else statements を使用して2ビットの comparator を作成してください。
動作仕様：
a > bのとき、greaterは 1 にし、lessとequalは 0 にしますa < bのとき、lessは 1 にし、greaterとequalは 0 にしますa == bのとき、equalは 1 にし、greaterとlessは 0 にします
自分で試してみよう
module comparator (
input [1:0] a,
input [1:0] b,
output reg greater,
output reg less,
output reg equal
);
always @(*) begin
// TODO: a と b を比較する if-else 文を追加する
// a > b の場合、greater = 1 に設定する
// a < b の場合、less = 1 に設定する
// a == b の場合、equal = 1 に設定する
end
endmodule