モジュールの記述
CoddyのVerilogジャーニー「基礎」セクションの一部 — レッスン 43/90。
チャレンジ
半加算器（half adder）は、2つの単一ビットを足し合わせ、以下の情報を出力する回路です：
- sum — 結果（0 または 1）
- carry — 桁上がりがあるかどうか（両方の入力が 1 のときに 1）
例
| a | b | sum | carry |
|---|---|---|---|
| 0 | 0 | 0 | 桁上がりなし |
| 0 | 1 | 1 | 桁上がりなし |
| 1 | 0 | 1 | 桁上がりなし |
| 1 | 1 | 0 | 桁上がりあり (carry = 1) |
2進数で 1 + 1 を計算すると、結果は 0 で桁上がりが 1 になります（10進数で 5 + 5 = 0 で桁上がりが 1 になるのと同じ仕組みです）。
ロジックを追加する前に、モジュールコンテナ（半加算器回路を収めるための空のシェル）を作成する必要があります。
半加算器を作成するためのタスクは以下の通りです：
half_adderという名前のモジュールを作成する- 2つの入力
aとbを追加する - 2つの出力
sumとcarryを追加する
自分で試してみよう
// タスク 1: half_adder という名前のモジュールを作成する
// タスク 2: 2つの入力 a と b を追加する
// タスク 3: 2つの出力 sum と carry を追加する
// ロジックは後で追加されます
