Recap - Number Formats
CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 18/90。
チャレンジ
指定された形式で正しい値を記述して、コードを完成させてください。
行うこと:
aを、10進数 170 (10101010) に対応する 8-bit binary に設定するbを、255 に対応する 8-bit decimal に設定する-
cを、FF に対応する 16-bit hex に設定する dを、bit 2 が X(others は 1)となる 4-bit 値に設定するeを、all bits が Z(4 bits)となるように設定する
自分で試してみよう
module number_formats;
wire [7:0] a, b;
wire [15:0] c;
wire [3:0] d, e;
assign a = ______; // 170の8ビット2進数
assign b = ______; // 255の8ビット10進数
assign c = ______; // FFの16ビット16進数
assign d = ______; // 4ビット: ビット2はX、他は1
assign e = ______; // 4ビット: すべてのビットがZ
initial begin
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$display("d = %b", d);
$display("e = %b", e);
$finish;
end
endmodule基礎のすべてのレッスン
4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine Logic自分で練習してみよう: Verilogオンラインコンパイラ