ロジックの設計
CoddyのVerilogジャーニー「基礎」セクションの一部 — レッスン 44/90。
チャレンジ
ロジックを設計するということは、真理値表に基づいて回路に必要な方程式を導き出すことを意味します。
真理値表:
| a | b | sum | carry |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
ステップ 2: sum のパターンを見つける
- a=0,b=1 または a=1,b=0 のとき sum = 1
- a と b が異なるとき sum = 1
- 異なる = XOR →
sum = a ^ b
ステップ 3: carry のパターンを見つける
- a=1 かつ b=1 のときのみ carry = 1
- 両方 = AND →
carry = a & b
ステップ 4: 方程式を書く
sum = a ^ b
carry = a & b
やること:
あなたのタスクは、モジュール内に不足しているロジック方程式を追加することです。
1. sum (a XOR b) のための assign 文を追加する
2. carry (a AND b) のための assign 文を追加する
自分で試してみよう
module half_adder (
input a,
input b,
output sum,
output carry
);
endmodule