XOR XNOR ゲート
CoddyのVerilogジャーニー「基礎」セクションの一部 — レッスン 41/90。
このレッスンでは、2つの追加の論理ゲートであるXOR（排他的論理和）とXNOR（排他的否定論理和）について学びます。これらのゲートは、ビットの比較やパリティチェックに役立ちます。
XOR Gate
XOR ゲートは、入力が異なる場合に 1 を出力します。
真理値表 (2入力):
| a | b | out |
|---|---|---|
| 0 | 0 | 0 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
Verilog ゲートプリミティブ:
xor(out, a, b);連続代入（Continuous assignment）の等価処理:
assign out = a ^ b;XNOR ゲート
XNOR ゲートは、input が same（同じ）場合に 1 を output します。これは XOR の逆です。
真理値表 (2入力):
| a | b | out |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
Verilog ゲートプリミティブ:
xnor(out, a, b);継続的代入での同等表現:
assign out = a ~^ b; // または ~(a ^ b)Multiple Inputs
XOR gated and XNOR gates can have more than 2 inputs. The output is:
- XOR: 1 if an odd number of inputs are 1
- XNOR: 1 if an even number of inputs are 1
xor(out, a, b, c); // 3入力 XOR
xnor(out, p, q, r, s); // 4入力 XNOR例 (3入力 XOR):
| a | b | c | out |
|---|---|---|---|
| 0 | 0 | 0 | 0 |
| 0 | 0 | 1 | 1 |
| 0 | 1 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 |
| 1 | 1 | 1 | 1 |
一般的な用途
| 用途 | 例 |
|---|---|
| 2つのビットが異なるかを比較する | xor(diff, a, b) |
| 2つのビットが同じかを比較する | xnor(same, a, b) |
| パリティ生成（1の数が奇数） | xor(parity, data[0], data[1], data[2], data[3]) |
| パリティチェック（1の数が偶数） | xnor(parity, data[0], data[1], data[2], data[3]) |
コード例
module xor_xnor_demo (
input a, b,
output xor_out,
output xnor_out
);
xor(xor_out, a, b);
xnor(xnor_out, a, b);
endmoduleまとめ一覧表
| ゲート | 出力が 1 となる条件 | プリミティブ | 演算子 |
|---|---|---|---|
| XOR | 入力が異なるとき | xor(out, a, b) | ^ |
| XNOR | 入力が同じとき | xnor(out, a, b) | ~^ |
チャレンジ
タスクに基づいて、欠けているゲートプリミティブを追加してください。
作業内容:
- 出力
xor_result、入力xおよびyを持つ `XOR` ゲートを作成します。 - 出力
xnor_result、入力xおよびyを持つ `XNOR` ゲートを作成します。
自分で試してみよう
module xor_xnor_challenge (
input x,
input y,
output xor_result,
output xnor_result
);
// TODO: XORゲートを追加 (xor_result = x ^ y)
// TODO: XNORゲートを追加 (xnor_result = x ~^ y)
endmodule
腕試しこのレッスンには短いクイズがあります。レッスンを始めて解答し、進捗を記録しましょう。
