リダクション演算子

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 25/90。

リダクション演算子は、1つのベクターのすべてのビットに作用し、それらを1ビットの結果にまとめます。2つの数値をビットごとに比較するビット演算子とは異なり、リダクション演算子は1つの数値を受け取り、そのすべてのビットに対して演算を行い、1つの結果を生成します。

演算子	演算	結果
`&`	リダクションAND	すべてのビットが1の場合は1
`\|`	リダクションOR	少なくとも1つのビットが1の場合は1
`^`	リダクションXOR	1のビット数が奇数の場合は1
`~&`	リダクションNAND	すべてのビットが1の場合は0
`~\|`	リダクションNOR	少なくとも1つのビットが1の場合は0
`~^`	リダクションXNOR	1のビット数が偶数の場合は1

仕組み

リダクションAND（&）：

&4'b1111 = 1   // all bits are 1
&4'b1011 = 0   // すべてのビットが1というわけではない
&4'b0000 = 0   // all bits are 0

リダクション OR（|）：

|4'b0000 = 0   // no bits are 1
|4'b0100 = 1   // 少なくとも1つのビットが1
|4'b1111 = 1   // all bits are 1

リダクション XOR（^）：

^4'b1010 = 0   // two 1's (even) → 0
^4'b1000 = 1   // one 1 (odd) → 1
^4'b1111 = 0   // 1が4個（偶数）→ 0

コード例

module reduction_demo;
  reg [3:0] a, b, c;
  reg and_red, or_red, xor_red;
  
  initial begin
    a = 4'b1111;
    b = 4'b1010;
    c = 4'b1000;
    
    and_red = &a;      // 1111 → 1
    or_red  = |b;      // 1010 → 1
    xor_red = ^c;      // 1000 → 1
    
    $display("&4'b1111 = %d", and_red);
    $display("|4'b1010 = %d", or_red);
    $display("^4'b1000 = %d", xor_red);
    $finish;
  end
endmodule

出力:

&4'b1111 = 1
|4'b1010 = 1
^4'b1000 = 1

一般的な用途

すべてのビットが1かどうかを確認:

all_ones = &data;   // data == 8'b11111111 なら 1

いずれかのビットが1かどうかを確認する：

any_one = |data;    // data != 0 なら 1

パリティを確認する（1 の個数が奇数）：

odd_parity = ^data; // 1の個数が奇数なら1

すべてのビットが 0 かどうかを確認する:

all_zeros = ~|data; // data == 0 の場合は 1

チャレンジ

各タスクに適したリダクション式を書いてください。

やること：

a のすべてのビットが 1 かどうかを確認し、all_ones に格納する
b のいずれかのビットが 1 かどうかを確認し、any_one に格納する
c の 1 の個数が奇数かどうかを確認し、odd_parity に格納する

自分で試してみよう

module reduction_challenge;
  reg [3:0] a, b, c;
  reg all_ones, any_one, odd_parity;
  
  initial begin
    a = 4'b1111;
    b = 4'b0100;
    c = 4'b1011;
    
    all_ones  = ______;   // all bits 1?
    any_one   = ______;   // any bit 1?
    odd_parity = ______;   // odd number of 1's?
    
    $display("&4'b1111 = %d", all_ones);
    $display("|4'b0100 = %d", any_one);
    $display("^4'b1011 = %d", odd_parity);
    $finish;
  end
endmodule