Negative Numbers

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 16/90。

Verilogでは、negative numbersはtwo's complement形式を使用して表現されます。two's complementは、binaryでpositive numbersとnegative numbersの両方を表現する方法です。最上位bit（MSB）は符号を示します：

0 = positive number
1 = negative number

Two's Complement の計算方法

数値の Two's Complement を求めるには：

正の数を 2 進数で書く
すべての bit を反転する（0 は 1 に、1 は 0 になる）
1 を加える

例：4ビットで -5 を表す

手順	操作	結果
1	2進数での正の 5	0101
2	すべてのビットを反転	1010
3	1を加算	1011

4ビットの two's complement における -5 は <strong>4'b1011</strong>

Verilogで負の数を書く

10進形式を使用して、負の数を直接記述できます。

reg signed [3:0] a;
a = -5;        // Verilogは自動的に2の補数を使用します

ビット幅が指定された二進数では、二の補数の値を記述する必要があります：

a = 4'b1011;   // This is -5 in 4-bit two's complement

符号付きと符号なし

デフォルトでは、Verilog は数値を符号なしとして扱います。負の数を扱うには、信号を signed として宣言します：

reg signed [3:0] negative;   // -8から7まで格納できる
reg [3:0] positive;          // 0から15まで格納できる

符号付き数値の範囲

Nビットの場合、符号付き数値は次の値を表せます：

最小値： -2^(N-1)
最大値： 2^(N-1) - 1

ビット数	範囲
4ビット	-8～7
8ビット	-128～127
16ビット	-32768～32767

重要な注意事項

signedキーワードを使用して負の数の処理を有効にする
signedがない場合、Verilogはすべての値を正の数として扱う

二の補数演算は、signedを使用すると automatically に機能します
MSB が符号を決定します: 1 = negative、0 = positive

チャレンジ

正しい two's complement の値を書いてコードを完成させてください。

行うこと:

a を、4-bit two's complement binary を使用して -3 に設定する
b を、4-bit two's complement binary を使用して -8 に設定する
c を、4-bit two's complement binary を使用して -1 に設定する

自分で試してみよう

module negative_challenge;
  reg signed [3:0] a, b, c;
  
  initial begin
    a = 4'b______;   // -3 in 4-bit two's complement
    b = 4'b______;   // -8 in 4-bit two's complement
    c = 4'b______;   // -1 in 4-bit two's complement
    
    $display("a = %d", a);
    $display("b = %d", b);
    $display("c = %d", c);
    $finish;
  end
endmodule