システムタスクの使用

CoddyのVerilogジャーニー「基礎」セクションの一部 — レッスン 77/90。

システムタスクは、ドル記号（$）で始まるVerilogの組み込みコマンドです。メッセージの出力、シミュレーションの終了、ウェーブフォームファイルの作成など、便利な機能を実行します。

これまでのレッスンで、$display、$monitor、$dumpfile、および $dumpvars についてはすでに説明しました。このレッスンでは、testbench で役立つ追加のシステムタスクについて見ていきます。

追加のシステムタスク

システムタスク	目的
`$time`	現在のシミュレーション時間を返します
`$finish`	シミュレーションを終了します
`$stop`	シミュレーションを一時停止します
`$random`	乱数を生成します

$time

現在の `simulation` `time` を返します。イベントがいつ発生したかを追跡するのに便利です。

$display("Current time is %0t", $time);

$finish

シミュレーションを終了します（simulation）。testbench の最後には必ず使用してください。

$finish;

$stop

シミュレーションを一時停止します。シミュレータコマンドで再開できます。デバッグに便利です。

$stop;

$random

ランダムな数値（`number`）を生成します。ランダムなテスト刺激を作成するのに便利です。

reg [7:0] rand_value;
rand_value = $random;

複数のシステムタスクを使用する例

module system_tasks_demo;
  reg [7:0] data;
  integer i;
  
  initial begin
    $display("Simulation started at time %0t", $time);
    
    for (i = 0; i < 5; i = i + 1) begin
      data = $random;
      $display("Random value %d: %b", i, data);
    end
    
    $stop;
    #10 $display("Resumed at time %0t", $time);
    
    $display("Simulation finished at time %0t", $time);
    $finish;
  end
endmodule

チャレンジ

この testbench に不足しているシステムタスクを追加してください。

作業内容:

Start 時に current の time を出力する $display を追加する
End 時に current の time を出力する $display を追加する
simulation を終了するための $finish を追加する

自分で試してみよう

module and_gate (
  input a,
  input b,
  output c
);
  assign c = a & b;
endmodule

module testbench;
  reg a, b;
  wire c;
  
  and_gate dut (
    .a(a),
    .b(b),
    .c(c)
  );

  initial begin
    // TODO: 開始時に現在時刻付きの $display を追加
    // フォーマット: "Start time: %0t"
    
    
    $monitor("Time %0t: a=%b, b=%b, c=%b", $time, a, b, c);
    
    a = 0; b = 0; #10;
    a = 0; b = 1; #10;
    a = 1; b = 0; #10;
    a = 1; b = 1; #10;
    
    // TODO: 終了時に現在時刻付きの $display を追加
    // フォーマット: "End time: %0t"
    
    
    // TODO: $finish を追加
    
  end
endmodule