Menu
Coddy logo textTech

Bitwise Operators

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 23/90。

ビット演算子は、数値の各ビット単位で演算を実行します。数値を全体の値として扱う算術演算子(+-*/)とは異なり、ビット演算子はビットごとに動作します。

使用可能なビット単位演算子

演算子演算動作
&AND両方の入力ビットが 1 の場合にのみ、出力ビットは 1 になります
|OR少なくとも一方の入力ビットが 1 の場合、出力ビットは 1 になります
^XOR入力ビットが異なる場合、出力ビットは 1 になります
~NOTすべてのビットを反転します(0 は 1 に、1 は 0 になります)

ビット単位演算子を使用すると、Verilogは内部で数値を2進数として扱います。

reg [3:0] a, b;

a = 4'd10;      // Decimal 10 = binary 1010
b = 4'd12;      // 10進数の12 = 2進数の1100
c = a & b;      // 2進数を直接使うのと同じように動作します

数値は10進数、16進数、または2進数で記述できます。Verilogはビット単位の演算のために、それらを2進数に変換します。

ビット演算の仕組み

各演算子はビットのペア(NOTの場合は単一のビット)に対して動作します。

4ビット数の例:

a = 1010  (binary)
b = 1100  (binary)

AND:  a & b = 1000
      (1&1=1, 0&1=0, 1&0=0, 0&0=0)

OR:   a | b = 1110
      (1|1=1, 0|1=1, 1|0=1, 0|0=0)

XOR:  a ^ b = 0110
      (1^1=0, 0^1=1, 1^0=1, 0^0=0)

NOT:  ~a = 0101
      (~1=0, ~0=1, ~1=0, ~0=1)

コード例

module bitwise_demo;
  reg [3:0] a, b;
  reg [3:0] and_res, or_res, xor_res, not_res;
  
  initial begin
    a = 4'b1010;
    b = 4'b1100;
    
    and_res = a & b;   // 1010 & 1100 = 1000
    or_res  = a | b;   // 1010 | 1100 = 1110
    xor_res = a ^ b;   // 1010 ^ 1100 = 0110
    not_res = ~a;      // ~1010 = 0101
    
    $display("a = %b", a);
    $display("b = %b", b);
    $display("a & b = %b", and_res);
    $display("a | b = %b", or_res);
    $display("a ^ b = %b", xor_res);
    $display("~a    = %b", not_res);
    $finish;
  end
endmodule

出力:

a = 1010
b = 1100
a & b = 1000
a | b = 1110
a ^ b = 0110
~a    = 0101
challenge icon

チャレンジ

与えられた値のビット単位演算の結果を計算してください。

行うこと:

  1. a & b を計算し、and_res に格納してください
  2. a | b を計算し、or_res に格納してください
  3. a ^ b を計算し、xor_res に格納してください
  4. ~a を計算し、not_res に格納してください

自分で試してみよう

module bitwise_challenge;
  reg [3:0] a, b;
  reg [3:0] and_res, or_res, xor_res, not_res;
  
  initial begin
    a = 4'b1101;
    b = 4'b1011;
    
    and_res = ______;   // a & b
    or_res  = ______;   // a | b
    xor_res = ______;   // a ^ b
    not_res = ______;   // ~a
    
    $display("a = %b", a);
    $display("b = %b", b);
    $display("a & b = %b", and_res);
    $display("a | b = %b", or_res);
    $display("a ^ b = %b", xor_res);
    $display("~a    = %b", not_res);
    $finish;
  end
endmodule
quiz icon腕試し

このレッスンには短いクイズがあります。レッスンを始めて解答し、進捗を記録しましょう。

基礎のすべてのレッスン

自分で練習してみよう: Verilogオンラインコンパイラ