Recap - Logic Gate Circuit
CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 42/90。
チャレンジ
このチャレンジでは、この章で学んだ gate プリミティブに関するすべてを組み合わせます。複数の gate を使って回路を構築します。
行うこと:
次の回路を構築してください:
- 入力:
a、b、c - 出力:
out1、out2、out3
ロジック:
out1=a AND bout2=b OR cout3=a XOR c
gate プリミティブ(and、or、xor)を使って、これらの出力を作成してください。
自分で試してみよう
module logic_circuit (
input a,
input b,
input c,
output out1,
output out2,
output out3
);
// TODO: out1用のANDゲートを追加 (a & b)
// TODO: out2用のORゲートを追加 (b | c)
// TODO: out3用のXORゲートを追加 (a ^ c)
endmodule基礎のすべてのレッスン
4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine Logic自分で練習してみよう: Verilogオンラインコンパイラ