まとめ：論理ゲート回路

CoddyのVerilogジャーニー「基礎」セクションの一部 — レッスン 42/90。

チャレンジ

このチャレンジでは、この章で学んだゲートプリミティブに関するすべてを組み合わせます。複数のゲートを使用して回路を構築します。

作業内容:

以下の要素を持つ回路を構築してください:

入力: a, b, c
出力: out1, out2, out3

ロジック:

out1 = a AND b
out2 = b OR c
out3 = a XOR c

ゲートプリミティブ（and、or、xor）を使用して、これらの出力を生成してください。

自分で試してみよう

module logic_circuit (
  input a,
  input b,
  input c,
  output out1,
  output out2,
  output out3
);
  
  // TODO: out1用のANDゲートを追加 (a & b)
  
  // TODO: out2用のORゲートを追加 (b | c)
  
  // TODO: out3用のXORゲートを追加 (a ^ c)

endmodule

基礎のすべてのレッスン

1はじめに

Verilog とはハードウェア vs ソフトウェア設計の抽象化レベルはじめてのモジュールコメント

4演算子パート1

算術演算子剰余演算子比較演算子復習 - 簡単な計算ビット演算子

7Assign とゲート

継続的代入演算子を用いた Assign 組み込みゲートプリミティブ AND OR NOT ゲート XOR XNOR ゲートまとめ：論理ゲート回路

10条件分岐

if 文 if - else 文復習 - 単純な比較器 case 文 casex と casez 復習 - ALUの設計

13タイミングと遅延

遅延とは何かゲート遅延代入遅延 Timescaleディレクティブクロック生成まとめ - タイミング制御

16最終チャレンジ

4ビットカウンターデコーダー設計シフトレジスタ