Arithmetic Operators

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 19/90。

Verilog には、基本的な算術演算子があります。+（加算）、-（減算）、*（乗算）、/（除算）です。

コード例：

module arithmetic_demo;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd9;
    b = 4'd4;
    
    add = a + b;    // 9 + 4 = 13
    sub = a - b;    // 9 - 4 = 5
    mul = a * b;    // 9 * 4 = 36
    div = a / b;    // 9 / 4 = 2
    
    $display("9 + 4 = %d", add);
    $display("9 - 4 = %d", sub);
    $display("9 * 4 = %d", mul);
    $display("9 / 4 = %d", div);
    $finish;
  end
endmodule

出力:

9 + 4 = 13 9 - 4 = 5 9 * 4 = 36 9 / 4 = 2

重要な注意事項

割り算は integer division（fractions なし）を実行します
multiplication の結果を格納できるよう、result レジスタに十分な幅を確保してください

チャレンジ

このチャレンジでは、演算子 +、-、*、/ を使用して、正しい算術式を書く必要があります。

行うこと:

a + b を計算し、add に格納する
a - b を計算し、sub に格納する
a * b を計算し、mul に格納する
a / b を計算し、div に格納する

自分で試してみよう

module arithmetic_challenge;
  reg [3:0] a, b;
  reg [7:0] add, sub, mul, div;
  
  initial begin
    a = 4'd12;
    b = 4'd5;
    
    add = ______;   // a + b
    sub = ______;   // a - b
    mul = ______;   // a * b
    div = ______;   // a / b
    
    $display("12 + 5 = %d", add);
    $display("12 - 5 = %d", sub);
    $display("12 * 5 = %d", mul);
    $display("12 / 5 = %d", div);
    $finish;
  end
endmodule