Recap - Loop Patterns
CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 63/90。
チャレンジ
期待される出力を生成するために、各ループの不足している部分を完成させてください。
行うこと:
forループを使用して、0から3までの数値を出力するwhileループを使用して、0から2までの数値を出力するrepeatループを使用して、"Hello"を3回出力する
自分で試してみよう
module loop_patterns;
integer i;
initial begin
$display("For Loop:");
// TODO: forループを追加 (i=0 to 3)
$display("While Loop:");
i = 0;
// TODO: whileループを追加 (i=0 to 2)
$display("Repeat Loop:");
// TODO: repeatループを追加 ("Hello"を3回表示)
$finish;
end
endmodule基礎のすべてのレッスン
4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine Logic自分で練習してみよう: Verilogオンラインコンパイラ