Menu
Coddy logo textTech

Logical Operators

CoddyのVerilogジャーニー「基礎」セクションの一部。レッスン 24/90。

Logical 演算子は値全体に対して動作し、single result を返します: 1(true)または 0(false)。ビットごとに動作する bitwise 演算子とは異なり、Logical 演算子は値全体を true(non-zero)または false(zero)として扱います。

種類結果
ビット単位の AND4'b1010 & 4'b11004'b1000 (複数ビット)
論理 AND(4'b1010 && 4'b1100)1 (1ビット)

利用可能な論理演算子

演算子意味説明
&&論理 ANDオペランドが both true(non-zero)である場合に True
||論理 ORオペランドの at least one が true である場合に True
!論理 NOTオペランドが false(zero)である場合に True

仕組み

論理 AND(<strong>&&</strong>):

(5 && 3)   // 1 (両方とも非ゼロ)
(5 && 0)   // 0 (2つ目がゼロ)
(0 && 0)   // 0 (両方ともゼロ)

論理 OR(<strong>||</strong>):

(5 || 3)   // 1 (少なくとも1つは非ゼロ)
(5 || 0)   // 1 (最初の非ゼロ)
(0 || 0)   // 0 (両方ゼロ)

論理 NOT(<strong>!</strong>):

!5         // 0 (非ゼロは false になる)
!0         // 1 (ゼロは true になる)

コード例

module logical_demo;
  reg [3:0] a, b;
  reg and_res, or_res, not_res;
  
  initial begin
    a = 5;
    b = 0;
    
    and_res = (a && b);   // 5 && 0 = 0
    or_res  = (a || b);   // 5 || 0 = 1
    not_res = !a;         // !5 = 0
    
    $display("5 && 0 = %d", and_res);
    $display("5 || 0 = %d", or_res);
    $display("!5     = %d", not_res);
    $finish;
  end
endmodule

出力:

5 && 0 = 0
5 || 0 = 1
!5     = 0

一般的な使用方法

論理演算子はif文や条件で使用されます:

if (a && b)           // a と b の両方が非ゼロの場合に真
  $display("Both true");

if (a || b)           // 少なくとも1つが非ゼロの場合に真
  $display("At least one true");

if (!reset)           // reset が 0 のときに真
  $display("Reset is inactive");
challenge icon

チャレンジ

各タスクに対する正しい論理式を書いてください。

実行すること:

  1. value1 AND value2 が both true であるか Check し、and_out に格納する
  2. value1 OR value2 のいずれかが true であるか Check し、or_out に格納する
  3. value1 が false であるか Check し、not_out に格納する

自分で試してみよう

module logical_challenge;
  reg [3:0] value1, value2;
  reg and_out, or_out, not_out;
  
  initial begin
    value1 = 4'd12;
    value2 = 4'd5;
    
    and_out = ______;   // value1 && value2
    or_out  = ______;   // value1 || value2
    not_out = ______;   // !value1
    
    $display("%d && %d = %d", value1, value2, and_out);
    $display("%d || %d = %d", value1, value2, or_out);
    $display("!%d     = %d", value1, not_out);
    $finish;
  end
endmodule
quiz icon腕試し

このレッスンには短いクイズがあります。レッスンを始めて解答し、進捗を記録しましょう。

基礎のすべてのレッスン

自分で練習してみよう: Verilogオンラインコンパイラ