Menu
Coddy logo textTech

Atrasos de Atribuição

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 69 de 90.

Nas lições anteriores, abordamos atrasos gerais (#10 a = b;) e atrasos de portas (and #5 (out, a, b);). Agora abordaremos os atrasos de atribuição, que são atrasos que ocorrem dentro de um bloco procedural (como initial ou always) como parte de uma instrução de atribuição.

Um atraso de atribuição aguarda um tempo especificado e, em seguida, realiza a atribuição. O atraso é colocado após o símbolo # e antes da atribuição.

Sintaxe:

variable = #delay expression;

Ao contrário de um delay geral #10 a = b; (delay e depois atribuição), um assignment delay a = #10 b; obtém o valor de b naquele momento, espera 10 unidades de tempo e, então, atribui esse valor a a.

Atraso de atribuição vs. atraso geral

 Atraso geralAtraso de atribuição
Sintaxe#10 a = b;a = #10 b;
Quando o valor é lido?No momento da atribuição (após o atraso)Imediatamente (antes do atraso)
Qual valor é atribuído?Valor de b naquele momentoValor de b no tempo 0 (ou no momento da leitura)
Quando o valor é atribuído?Após o atrasoApós o atraso

Exemplo: A diferença

initial begin
  b = 1;
  #5 b = 0;
  
  // Atraso geral
  #10 a1 = b;     // Espera 10, depois lê b (b=0) → a1=0
  
  // Atraso de atribuição
  a2 = #10 b;     // Lê b agora (b=0), espera 10, depois atribui → a2=0
end

Ambos dão o mesmo resultado aqui. A diferença aparece quando b muda durante o atraso.

Exemplo da diferença principal

To show b changing during the delay, we need two separate initial blocks that run in parallel:

initial begin
  b = 1;
  a1 = #10 b;     // Lê b=1 no tempo 0, atribui a1=1 no tempo 10
end

initial begin
  #5 b = 0;       // Altera b para 0 no tempo 5 (durante o atraso)
end
  • No tempo 0: a1 lê b = 1
  • No tempo 5: b muda para 0 (enquanto a1 ainda está aguardando)
  • No tempo 10: a1 recebe 1 (o valor lido no tempo 0), não 0

Com um atraso geral #10 a2 = b; em um bloco separado, b seria lido no tempo 10 (valor 0).

Regras importantes

RegraExplicação
= vem antes de #a = #10 b;, não a #10 = b;
O valor é lido imediatamenteO lado direito é avaliado imediatamente
A atribuição acontece após o atrasoO lado esquerdo recebe o valor posteriormente
Apenas para blocos proceduraisUsado em initial ou always
challenge icon

Desafio

O que fazer:

Adicione o atraso de atribuição ausente para que a receba o valor de b após 15 unidades de tempo, mas leia b imediatamente.

Experimente você mesmo

module assignment_challenge;
  reg a, b;
  
  // Bloco separado para alterar b durante o atraso
  initial begin
    b = 1;
    // TODO: Adicionar atraso de atribuição
    // a deve receber b após 15 unidades de tempo
    // Ler b agora, atribuir após o atraso

  end
  
  initial begin
    #5 b = 0;      // Altera b durante o atraso
    #20 $display("Time %0t: a = %b", $time, a);
    $finish;
  end
endmodule
quiz iconTeste seus conhecimentos

Esta lição inclui um quiz rápido. Comece a lição para respondê-lo e acompanhar seu progresso.

Todas as lições de Fundamentos

Pratique por conta própria: Compilador de Verilog online