Recap - Number Formats
Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 18 de 90.
Desafio
Complete o código escrevendo os valores corretos nos formatos especificados.
O que fazer:
- Defina
acomo binário de 8 bits para o valor decimal 170 (10101010) - Defina
bcomo decimal de 8 bits para 255 - Defina
ccomo hexadecimal de 16 bits para FF - Defina
dcomo um valor de 4 bits em que o bit 2 é X (others 1) - Defina
ecomo all bits Z (4 bits)
Experimente você mesmo
module number_formats;
wire [7:0] a, b;
wire [15:0] c;
wire [3:0] d, e;
assign a = ______; // binário de 8 bits para 170
assign b = ______; // decimal de 8 bits para 255
assign c = ______; // hexadecimal de 16 bits para FF
assign d = ______; // 4 bits: bit 2 é X, os demais 1
assign e = ______; // 4 bits: todos os bits Z
initial begin
$display("a = %b", a);
$display("b = %b", b);
$display("c = %h", c);
$display("d = %b", d);
$display("e = %b", e);
$finish;
end
endmoduleTodas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs. SoftwareSeu primeiro móduloComentáriosNíveis de abstração de projeto4Operators Part 1
Arithmetic OperatorsModulo OperatorComparison OperatorsRecap - Simple MathBitwise Operators7Assign And Gates
Continuous AssignmentAssign With OperatorsBuilt In Gate PrimitivesAND OR NOT GatesXOR XNOR GatesRecap - Logic Gate Circuit10Decision Making
If StatementIf - ElseRecap - Simple ComparatorCase StatementCasex And CasezRecap - ALU Design5Operators Part 2
Logical OperatorsReduction OperatorsShift OperatorsConcatenation OperatorConditional OperatorRecap - Operator Challenge3Number System
Binary RepresentationSized NumbersUnsized NumbersNegative NumbersSpecial Values X And ZRecap - Number Formats6Modules
Module StructureInput And Output PortsInout PortsModule InstantiationPort Mapping By NamePort Mapping By OrderRecap - Build A Module9Procedural Blocks
Always BlockInitial BlockSensitivity ListBlocking AssignmentNon Blocking AssignmentRecap - Always vs Initial15Traffic Light Controller
Defining The StatesState Machine LogicPratique por conta própria: Compilador de Verilog online