Recap - Declare Signals

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 12 de 90.

Desafio

Adicione as declarações de sinais ausentes com base no que você aprendeu neste capítulo.

O que fazer:

Declare um 8-bit wire called data
Declare um 4-bit reg called counter
Declare um integer called i
Declare um parameter called MAX com valor 255

Experimente você mesmo

module data_types;
  // Declare um wire de 8 bits chamado data
  
  // Declare um reg de 4 bits chamado counter
  
  // Declare um integer chamado i
  
  // Declare um parameter chamado MAX com valor 255
  
endmodule

Todas as lições de Fundamentos

2Data Types

Wire Type Reg Type Integer And Real Vectors Arrays ParametersRecap - Declare Signals

5Operators Part 2

Logical Operators Reduction Operators Shift Operators Concatenation Operator Conditional Operator Recap - Operator Challenge

8Half Adder Project

Writing The Module Designing The Logic

Writing The Testbench

11Loops

For Loop While Loop Repeat Loop Forever Loop Disable Statement Recap - Loop Patterns

14Testbench Basics

What Is A Testbench Creating Stimulus Display And Monitor Dumpfile And Dumpvars Using System Tasks Recap - Full Testbench

17UART

Bit counter State Machine

Transmitter Design

Testbench

Pratique por conta própria: Compilador de Verilog online