Recapitulação - Declarar Sinais

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 12 de 90.

Desafio

Adicione as declarações de sinais ausentes com base no que você aprendeu neste capítulo.

O que fazer:

Declare um wire de 8 bits chamado data
Declare um reg de 4 bits chamado counter
Declare um integer chamado i
Declare um parameter chamado MAX com valor 255

Experimente você mesmo

module data_types;
  // Declare um wire de 8 bits chamado data
  
  // Declare um reg de 4 bits chamado counter
  
  // Declare um integer chamado i
  
  // Declare um parameter chamado MAX com valor 255
  
endmodule

Todas as lições de Fundamentos

2Tipos de Dados

Tipo Wire Tipo Reg Inteiro e Real Vetores Arrays ParâmetrosRecapitulação - Declarar Sinais

5Operadores - Parte 2

Operadores lógicos Operadores de redução Operadores de deslocamento Operador de concatenação Operador condicional Revisão - Desafio de operadores

8Projeto de Meio Somador

Escrevendo o Módulo Projetando a Lógica

Escrevendo o Testbench

11Laços

Laço For Laço While Laço Repeat Laço Infinito Instrução Disable Recapitulação - Padrões de Laços

14Fundamentos de Testbench

O Que É um Testbench Criando Estímulos Exibição e Monitoramento Dumpfile e Dumpvars Usando Tarefas do Sistema Recapitulação — Testbench Completo

17UART

Contador de bits Máquina de estados

Projeto do transmissor

Testbench

Pratique por conta própria: Compilador de Verilog online