Aprenda Verilog
Um curso de Verilog online, gratis e interativo. Você escreve Verilog em cada aula, com dicas de IA quando a saída da sua simulação não bate com o que você esperava, e um certificado gratis ao terminar.
3,811+ codders inscritos
128 lições127 desafios628 perguntas de quiz
- Ideal para iniciantes
Ajuda de codificação com IA
Lições interativas e práticas
Narração em áudio em todas as lições
Questionários para testar seu conhecimento
Certificado grátis de conclusão
Programa
Seção 1
Fundamentos
Começar seçãoIniciarExpandirRecolherConstrua uma base sólida em design digital com habilidades essenciais de VerilogIntrodução
5 lições433Tipos de Dados
7 lições853Sistema Numérico
6 lições646Operadores Parte 1
5 lições535Operadores - Parte 2
6 lições647Módulos
7 lições755Atribuições e Portas
6 lições648Projeto de Meio Somador
Projeto3 lições3Blocos Procedurais
6 lições646Tomada de Decisões
6 lições634Laços
6 lições646Projeto de Multiplexador
Projeto3 lições3Temporização e Atrasos
6 lições645Fundamentos de Testbench
6 lições644Controlador de Semáforo
Projeto5 lições5Desafios Finais
3 lições3UART
Projeto4 lições4Seção 2
Design e Verificação RTL
Começar seçãoIniciarExpandirRecolherDesenvolva RTL confiável em Verilog com lógica combinacional completa, aritmética com sinal, módulos reutilizáveis, pipelines controlados e comportamento explícito de memória. Verifique os designs com testbenches autochecking, desafios de domínio e um projeto de Sample Monitor.RTL Combinacional Confiável
5 lições916Larguras e Aritmética com Sinal
5 lições916RTL Reutilizável
5 lições916RTL Sequencial Controlado
5 lições916Memória e Tabelas de Consulta
5 lições916Testbenches com Autoverificação
5 lições916Projeto - Monitor de Amostras
Projeto5 lições5Desafios Finais
3 lições3
Aprenda Fazendo
Escreva código real, consulte bancos de dados, crie sites e domine prompts de IA. Nossas lições interativas cobrem todas as habilidades que desenvolvedores modernos precisam.
Construa Sua Sequência
Mantenha a consistência e veja seu progresso crescer! Acompanhe seu hábito diário de programação, proteja sua sequência com dias de congelamento e ganhe recompensas por aparecer todos os dias.
12 dias de sequência
Volte amanhã para manter sua sequência!
January 2026
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
21
22
23
24
25
26
27
28
29
30
Tudo ou Nada
Dia 5 de 7
Congelar Sequência
2 left
Onde Quiser
Leve sua jornada de programação com você! Sem configuração, sem downloads - apenas abra e comece a programar. Disponível no iOS, Android e Web com avaliações de 4.9 estrelas.
Você Não Está Sozinho
Compita em placares globais, convide amigos para ganhar recompensas e celebre as conquistas uns dos outros. Programar é melhor com amigos!
1
2
3
Zona de promoçãoAprenda de todas as formas
Leia, ouça, teste-se, pergunte à IA ou consulte qualquer coisa que já tenha estudado. Cada lição se adapta a você.
Uma variável é um contêiner nomeado que armazena um valor que você pode referenciar depois.
Em Python, você cria uma escrevendo o nome, um sinal de igual e o valor que quer armazenar.
O valor pode mudar com o tempo - reatribuir o nome simplesmente o aponta para um novo valor.
Seja Certificado
Ganhe certificados para cada curso que você completar. Adicione-os ao seu perfil do LinkedIn e currículo para mostrar sua experiência em programação aos empregadores.
Certificado de ConclusãoFundamentos de Python
Adicionar ao LinkedInPor que aprender Verilog com a Coddy
- Escreva e simule Verilog real no seu navegador. Sem instalar Icarus, Vivado nem ModelSim - cada aula compila seu módulo Verilog e roda o testbench no servidor, e mostra na hora a saída da simulação e qualquer erro de compilação.
- Verilog como os projetistas digitais usam de fato: módulos e portas, wires vs. registers, primitivas de portas lógicas (AND/OR/NOT/XOR), atribuições blocking vs. non-blocking, always blocks combinacionais e sequenciais, parâmetros, máquinas de estados finitos e testbenches com
$display,$monitore$dumpvars. As bases da linguagem de descrição de hardware que você precisa antes de encostar numa FPGA. - As dicas de IA guiam você pelas partes de Verilog que confundem todo mundo: blocking vs. non-blocking dentro de always blocks, quando usar
wireoureg, números com e sem tamanho, e o que significam os valoresxez, para que você construa o modelo mental correto de hardware (não de software) desde a primeira aula. - Construa projetos de hardware reais, não só exercícios: um meio-somador (half adder), um multiplexador 2-para-1 e 4-para-1, um controlador de semáforo como FSM e um transmissor UART. Cada projeto vem com seu próprio testbench para você ver o design simulado de ponta a ponta.
Perguntas frequentes sobre aprender Verilog
Para que serve Verilog?
Verilog é difícil de aprender?
Verilog vs. VHDL: qual aprender?
Preciso saber Verilog para trabalhar com FPGAs?
Quanto tempo leva para aprender Verilog?
Posso aprender Verilog online de graça?
Recebo um certificado ao terminar o curso de Verilog?
