Menu
Coddy logo textTech
NovoJornada

Aprenda Verilog

Um curso de Verilog online, gratis e interativo. Você escreve Verilog em cada aula, com dicas de IA quando a saída da sua simulação não bate com o que você esperava, e um certificado gratis ao terminar.

1,265+ codders inscritos

90 lições78 desafios534 perguntas de quiz

  • Ideal para iniciantes
  • sparkles iconAjuda de codificação com IA
  • hint iconLições interativas e práticas
  • volume On iconNarração em áudio em todas as lições
  • quiz iconQuestionários para testar seu conhecimento
  • certificate iconCertificado grátis de conclusão

Programa

1 seções4 projetos90 lições78 desafios534 perguntas de quiz
  1. Começar seçãoIniciarExpandirRecolherConstrua uma base sólida em design digital com habilidades essenciais de Verilog

    Introdução

    5 lições433

    Tipos de Dados

    7 lições753

    Sistemas de Numeração

    6 lições646

    Operadores Parte 1

    5 lições535

    Operadores Parte 2

    6 lições647

    Atribuição e Portas Lógicas

    6 lições648

    Projeto Meio Somador

    Projeto3 lições1

    Blocos Procedurais

    6 lições646

    Tomada de Decisão

    6 lições635

    Laços

    6 lições646

    Projeto de Multiplexador

    Projeto3 lições1

    Temporização e Atrasos

    6 lições645

    Fundamentos de Testbench

    6 lições645

    Controlador de Semáforo

    Projeto5 lições1

    Desafios Finais

    3 lições3

    UART

    Projeto4 lições1
O que você recebe
Tudo o que você vai usar para aprender a programar

Learn by Doing

Write real code, query databases, build websites, and master AI prompts. Our interactive lessons cover every skill modern developers need.

playground.js
Code Editor
1const greeting = "Hello, Coddy!"
2function sayHi(name) {
3    return greeting + " " + name
4}
5
bottombar Collapse icon
Test #1test Case Success icon
Test #2test Case Success icon
Test #3test Case Failure icon
Input
"Alex"
Output
"Hello, Coddy! Alex"

Build Your Coding Streak

Stay consistent and watch your progress grow! Track your daily coding habit, protect your streak with freeze days, and earn rewards for showing up every day.

12 days streak

Return tomorrow to keep your streak!

fire Filled icon
left icon

January 2026

right icon

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

18

19

20

21

21

22

23

24

25

26

27

28

29

30

product Double Or Nothing icon

Double or Nothing

Day 5 of 7

fire Freeze icon

Streak Freeze

2 left

Code Anywhere, Anytime

Take your coding journey on the go! No setup, no downloads - just open and start coding. Available on iOS, Android and Web with 4.9 star ratings.

Python
7Streak
250Score
5Energy
Variables
journey Hex Done Base iconjourney Hex Done Shadow iconjourney Hex Done Top iconjourney Lesson Done icon
journey Path Right Done icon
journey Hex Done Base iconjourney Hex Done Shadow iconjourney Hex Done Top iconjourney Lesson Done icon
journey Path Left Done icon
journey Hex Active Base iconjourney Hex Active Shadow iconjourney Hex Active Top iconjourney Lesson Theory Challenge icon
CONTINUE
journey Path Right icon
journey Hex Locked Base iconjourney Hex Locked Shadow iconjourney Hex Locked Top iconjourney Lesson Theory Challenge icon
journey Path Left icon
journey Hex Locked Base iconjourney Hex Locked Shadow iconjourney Hex Locked Top iconjourney Lesson All icon
Journey
Goals
Leaderboard
Profile
4.9
StarStarStarStarStar
Rating

You're Not Alone in This

Compete on global leaderboards, invite friends to earn rewards, and celebrate each other's wins. Coding is better with friends!

Challenger League
Challenger LeagueTop 7 advance
leaderboard First icon1
avatar 1 icon
fire Filled icon
Alex7+ Days
2840
leaderboard Second icon2
avatar 2 icon
fire Filled icon
Jordan7+ Days
2650
leaderboard Third icon3
avatar 3 icon
fire Filled icon
Sam7+ Days
2420
4
avatar 4 icon
Casey
2180
5
avatar placeholder icon
fire Filled icon
Morgan7+ Days
1950
leaderboard Arrow Up iconPromotion zoneleaderboard Arrow Up icon

Every way to learn

Read, listen, test yourself, ask the AI, or look up anything you've already covered. Every lesson meets you where you are.

Intro to Variables
Audio

A variable is a named container that stores a value you can reference later in your program.

In Python, you create one by writing the name, an equals sign, then the value you want to store.

The value can change over time - reassigning the name simply points it to a new value.

1xSarah

Prove Your Skills

Earn certificates for every course you complete. Add them to your LinkedIn profile and resume to showcase your coding expertise to employers.

CoddyCertificate of Completion
This certifies thatJohn Doehas successfully completed
PythonPython Fundamentals
Verified
DateJan 2026
LinkedInAdd to LinkedIn

Por que aprender Verilog com a Coddy

  • Escreva e simule Verilog real no seu navegador. Sem instalar Icarus, Vivado nem ModelSim - cada aula compila seu módulo Verilog e roda o testbench no servidor, e mostra na hora a saída da simulação e qualquer erro de compilação.
  • Verilog como os projetistas digitais usam de fato: módulos e portas, wires vs. registers, primitivas de portas lógicas (AND/OR/NOT/XOR), atribuições blocking vs. non-blocking, always blocks combinacionais e sequenciais, parâmetros, máquinas de estados finitos e testbenches com $display, $monitor e $dumpvars. As bases da linguagem de descrição de hardware que você precisa antes de encostar numa FPGA.
  • As dicas de IA guiam você pelas partes de Verilog que confundem todo mundo: blocking vs. non-blocking dentro de always blocks, quando usar wire ou reg, números com e sem tamanho, e o que significam os valores x e z, para que você construa o modelo mental correto de hardware (não de software) desde a primeira aula.
  • Construa projetos de hardware reais, não só exercícios: um meio-somador (half adder), um multiplexador 2-para-1 e 4-para-1, um controlador de semáforo como FSM e um transmissor UART. Cada projeto vem com seu próprio testbench para você ver o design simulado de ponta a ponta.

Perguntas frequentes sobre aprender Verilog

Para que serve Verilog?

Verilog é uma linguagem de descrição de hardware (HDL) usada para projetar e simular circuitos digitais - FPGAs, ASICs e os chips dentro de quase todos os dispositivos modernos. Os engenheiros descrevem o comportamento do hardware em Verilog, simulam para verificar se está correto e depois sintetizam até as portas lógicas e flip-flops reais. É a linguagem padrão em empresas como Intel, AMD, NVIDIA, Apple, Qualcomm e na maioria das casas de FPGA.

Verilog é difícil de aprender?

Verilog parece bastante com C, mas o modelo mental é completamente diferente - você está descrevendo hardware que roda em paralelo, não software que executa linha por linha. A sintaxe é fácil; o difícil é pensar em termos de wires, registers e bordas de clock no lugar de variáveis e chamadas de função. O curso introduz o pensamento de hardware aos poucos, começando com lógica combinacional simples e avançando até always blocks com clock, máquinas de estados finitos e testbenches completos.

Verilog vs. VHDL: qual aprender?

As duas são HDLs principais e fazem o mesmo trabalho. Verilog (e seu sucessor SystemVerilog) domina na indústria de semicondutores dos EUA, nas grandes empresas de chips e na maioria dos fluxos de verificação modernos. VHDL é mais comum na indústria europeia, aeroespacial e de defesa. Se você não tem um empregador específico em mente, Verilog é o HDL inicial mais seguro - é mais próximo de C na sintaxe e tem um ecossistema maior de ferramentas gratuitas e projetos open source.

Preciso saber Verilog para trabalhar com FPGAs?

Sim - Verilog (ou VHDL, ou cada vez mais SystemVerilog) é como você descreve o que uma FPGA realmente faz. As ferramentas dos fabricantes como Vivado, Quartus e Lattice Radiant aceitam Verilog/SystemVerilog como entrada. Existem ferramentas visuais e de síntese de alto nível (HLS), mas qualquer coisa além de um projeto de brinquedo numa FPGA acaba sendo escrito ou lido em Verilog.

Quanto tempo leva para aprender Verilog?

As bases de Verilog -módulos, portas, wires, registers, operadores, always blocks simples- levam de duas a três semanas de prática diária. Ficar confortável com máquinas de estados, testbenches e os projetos do curso (half adder, multiplexador, semáforo com FSM, UART) costuma levar mais um a dois meses. O próximo passo -rodar seus designs numa FPGA real- é uma curva de aprendizado à parte, além da linguagem.

Posso aprender Verilog online de graça?

Sim. O curso interativo de Verilog é gratis: aulas completas, exercícios de código, testbenches simulados e um certificado. Verilog compila e simula no servidor, então você não precisa instalar Icarus Verilog, Vivado nem nenhuma toolchain de FPGA no seu computador para começar a escrever HDL real.
Coddy programming languages illustration

Aprenda Verilog com Coddy

COMEÇAR