Portas Inout
Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 32 de 90.
Uma porta inout é uma porta bidirecional que pode enviar e receber sinais. Ela pode atuar como uma entrada ou uma saída em momentos diferentes. A maioria das portas é input (os dados fluem para dentro) ou output (os dados fluem para fora). Uma porta inout pode fazer as duas coisas. Ela pode enviar dados para fora ou receber dados, dependendo da situação.
Pense nisso como uma via de mão dupla em vez de uma via de mão única.
As portas Inout são usadas para:
- Barramentos compartilhados: vários dispositivos conectados aos mesmos fios
- Barramentos de dados da memória: os dados podem ser lidos ou gravados
- Comunicação bidirecional: I2C, SPI etc.
Apenas um dispositivo aciona o barramento por vez. Os outros dispositivos devem estar no estado de alta impedância (Z).
Declarando uma porta Inout
inout [7:0] data_bus; // barramento bidirecional de 8 bits
inout ready; // sinal bidirecional de um bitComo o Inout funciona
Uma porta inout requer um sinal de controle para decidir se está atuando como entrada ou saída:
module bidir (
inout [7:0] bus,
input [7:0] data_out,
input enable,
output [7:0] data_in
);
assign bus = (enable) ? data_out : 8'bZ; // Drive bus when enabled, else Z
assign data_in = bus; // Always read the bus
endmodule- Quando
enable = 1, o módulo aciona o barramento (modo de saída) - Quando
enable = 0, o módulo libera o barramento (modo de entrada, high-Z)
Regras importantes para Inout
| Regra | Por quê |
|---|---|
Deve ser declarado como wire | Não pode ser reg |
| Não pode ser lido e escrito ao mesmo tempo | Criaria um conflito (X) |
Use Z para liberar o barramento | Permite que outros dispositivos o acionem |
| Apenas um driver por vez | Evita a contenção do barramento |
Inout vs Entrada vs Saída
| Tipo de porta | Direção | Pode acionar | Pode ler |
|---|---|---|---|
input | Unidirecional (somente entrada) | Não | Sim |
output | Unidirecional (somente saída) | Sim | Não |
inout | Bidirecional (ambas) | Sim (quando habilitada) | Sim (sempre) |
Erro comum
// WRONG: Não é possível atribuir a inout dentro de um bloco always
always @(posedge clk) begin
data_bus <= something; // Erro! Use assign com condição
end
// CORRECT: Use assign com condição de enable
assign data_bus = (enable) ? something : 8'bZ;Desafio
Adicione a porta inout ausente e as instruções assign para fazer esse buffer bidirecional funcionar.
O que fazer:
- Adicione uma porta
inoutde 8 bits chamadaio_bus - Adicione uma instrução
assignque acioneio_buscomsend_valuequandosend_enablefor 1; caso contrário,Z - Adicione uma instrução
assignque leiaio_busemreceive_value
Experimente você mesmo
module bidir_buffer (
// Tarefa 1: Adicione uma porta inout de 8 bits chamada io_bus aqui
input [7:0] send_value,
input send_enable,
output [7:0] receive_value
);
// Tarefa 2: Adicione uma instrução assign que dirige io_bus com send_value quando send_enable for 1, caso contrário Z
// Tarefa 3: Adicione uma instrução assign que lê io_bus em receive_value
endmoduleEsta lição inclui um quiz rápido. Comece a lição para respondê-lo e acompanhar seu progresso.
Todas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs. SoftwareSeu primeiro móduloComentáriosNíveis de abstração de projeto4Operadores Parte 1
Operadores aritméticosOperador móduloOperadores de comparaçãoRecapitulação - Matemática simplesOperadores bit a bit7Atribuições e Portas
Atribuição ContínuaAtribuição com OperadoresPrimitivas de Portas IntegradasPortas AND, OR e NOTPortas XOR e XNORRecapitulação - Circuito de Portas Lógicas10Tomada de Decisões
Declaração IfIf - ElseRevisão - Comparador SimplesDeclaração CaseCasex e CasezRevisão - Projeto de ALU2Tipos de Dados
Tipo WireTipo RegInteiro e RealVetoresArraysParâmetrosRecapitulação - Declarar Sinais5Operadores - Parte 2
Operadores lógicosOperadores de reduçãoOperadores de deslocamentoOperador de concatenaçãoOperador condicionalRevisão - Desafio de operadores3Sistema Numérico
Representação BináriaNúmeros com Tamanho DefinidoNúmeros sem Tamanho DefinidoNúmeros NegativosValores Especiais X e ZRevisão - Formatos Numéricos6Módulos
Estrutura de MódulosPortas de Entrada e SaídaPortas InoutInstanciação de MódulosMapeamento de Portas por NomeMapeamento de Portas por OrdemRecapitulação — Construindo um MóduloPratique por conta própria: Compilador de Verilog online