Lógica da Máquina de Estados
Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 80 de 90.
Desafio
Nesta lição, você adicionará a lógica de transição de estado ao controlador do semáforo. A máquina de estados determina quando mudar de um estado para o próximo.
A lógica da máquina de estados controla quando e como o semáforo muda de estado.
Sequência de Estados
Green → Yellow → Red → Green → …
Sua tarefa é adicionar a lógica da máquina de estados ao módulo.
O que fazer:
- Adicione um bloco
always @(posedge clk or posedge reset) - No reset, defina
statepara Red (2) - Quando
nextfor 1, mude para o próximo estado:- Se o estado for Green (0): mude para Yellow
- Se o estado for Yellow (1): mude para Red
- Se o estado for Red (2): mude para Green
Experimente você mesmo
module traffic_light (
input clk,
input reset,
input next, // Gatilho para mudar o estado
output reg red,
output reg yellow,
output reg green
);
reg [1:0] state;
// Atribuições de saída
always @(*) begin
case (state)
0: begin green = 1; yellow = 0; red = 0; end
1: begin green = 0; yellow = 1; red = 0; end
2: begin green = 0; yellow = 0; red = 1; end
default: begin green = 0; yellow = 0; red = 1; end
endcase
end
// TODO: Adicionar lógica da máquina de estados (sem temporização)
// always @(posedge clk or posedge reset) begin
// if (reset) begin
// state <= 2;
// end else if (next) begin
// case (state)
// 0: state <= 1;
// 1: state <= 2;
// 2: state <= 0;
// endcase
// end
// end
endmoduleTodas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs SoftwareNíveis de Abstração de ProjetoSeu Primeiro MóduloComentários4Operadores Parte 1
Operadores AritméticosOperador de MóduloOperadores de ComparaçãoRecapitulação - Matemática SimplesOperadores Bitwise7Atribuição e Portas Lógicas
Atribuição ContínuaAtribuição com OperadoresPrimitivas de Portas IntegradasPortas AND, OR e NOTPortas XOR e XNORRecapitulação - Circuito de Portas Lógicas10Tomada de Decisão
Instrução IfIf - ElseRecapitulação - Comparador SimplesInstrução CaseCasex e CasezRecapitulação - Projeto de ALU2Tipos de Dados
Tipo WireTipo RegInteger e RealVetoresArraysParâmetrosRecapitulação - Declarar Sinais5Operadores Parte 2
Operadores LógicosOperadores de ReduçãoOperadores de DeslocamentoOperador de ConcatenaçãoOperador CondicionalRecapitulação - Desafio de Operadores3Sistemas de Numeração
Representação BináriaNúmeros com Tamanho DefinidoNúmeros sem Tamanho DefinidoNúmeros NegativosValores Especiais X e ZRecapitulação - Formatos de Números6Módulos
Estrutura de MóduloPortas de Entrada e SaídaPortas InoutInstanciação de MóduloMapeamento de Portas por NomeMapeamento de Portas por OrdemRecapitulação - Construa um Módulo9Blocos Procedurais
Bloco AlwaysBloco InitialLista de SensibilidadeAtribuição BloqueanteAtribuição Não BloqueanteRecapitulação - Always vs Initial15Controlador de Semáforo
Definindo os EstadosLógica da Máquina de Estados