State Machine Logic

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 80 de 90.

Desafio

Nesta lição, você adicionará a lógica de transição de state ao controlador do semáforo. A máquina de estados determina quando passar de um state para o próximo.

A lógica da máquina de estados controla quando e como o semáforo muda de state.

Sequência de estados

Verde → Amarelo → Vermelho → Verde → …

Sua tarefa é adicionar a lógica da máquina de estados ao módulo.

O que fazer:

Add um bloco always @(posedge clk or posedge reset)
No reset, defina state como Vermelho (2)
Quando next for 1, avance para o próximo state:
- Se o state for Verde (0): change para Amarelo
- Se o state for Amarelo (1): change para Vermelho
- Se o state for Vermelho (2): change para Verde

Experimente você mesmo

module traffic_light (
  input clk,
  input reset,
  input next,           // Gatilho para mudar o estado
  output reg red,
  output reg yellow,
  output reg green
);

  reg [1:0] state;

  // Atribuições de saída
  always @(*) begin
    case (state)
      0: begin green = 1; yellow = 0; red = 0; end
      1: begin green = 0; yellow = 1; red = 0; end
      2: begin green = 0; yellow = 0; red = 1; end
      default: begin green = 0; yellow = 0; red = 1; end
    endcase
  end

  // TODO: Adicionar lógica da máquina de estados (sem temporização)
  // always @(posedge clk or posedge reset) begin
  //   if (reset) begin
  //     state <= 2;
  //   end else if (next) begin
  //     case (state)
  //       0: state <= 1;
  //       1: state <= 2;
  //       2: state <= 0;
  //     endcase
  //   end
  // end

endmodule