Recapitulação - Comparador Simples

Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 54 de 90.

Desafio

Um comparador de 2 bits é um circuito que compara dois números binários de 2 bits e determina se um é maior que, menor que ou igual ao outro.

O que fazer:

Construa um comparador de 2 bits usando instruções if-else.

Como funciona:

Quando a > b, greater deve ser 1, less e equal devem ser 0
Quando a < b, less deve ser 1, greater e equal devem ser 0
Quando a == b, equal deve ser 1, greater e less devem ser 0

Experimente você mesmo

module comparator (
  input [1:0] a,
  input [1:0] b,
  output reg greater,
  output reg less,
  output reg equal
);
  
  always @(*) begin
    // TODO: Adicione instruções if-else para comparar a e b
    // Defina greater = 1 se a > b
    // Defina less = 1 se a < b
    // Defina equal = 1 se a == b
  end
  
endmodule

Todas as lições de Fundamentos

1Introdução

O que é Verilog Hardware vs Software Níveis de Abstração de Projeto Seu Primeiro Módulo Comentários

4Operadores Parte 1

Operadores Aritméticos Operador de Módulo Operadores de Comparação Recapitulação - Matemática Simples Operadores Bitwise

7Atribuição e Portas Lógicas

Atribuição Contínua Atribuição com Operadores Primitivas de Portas Integradas Portas AND, OR e NOT Portas XOR e XNOR Recapitulação - Circuito de Portas Lógicas

10Tomada de Decisão

Instrução If If - ElseRecapitulação - Comparador SimplesInstrução Case Casex e Casez Recapitulação - Projeto de ALU

13Temporização e Atrasos

O que são Atrasos Atrasos de Porta Atrasos de Atribuição Diretiva Timescale Geração de Clock Recapitulação - Controle de Temporização

16Desafios Finais

Contador de 4 Bits Projeto de Decodificador Registrador de Deslocamento