Writing The Module

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 43 de 90.

Desafio

Um meio somador é um circuito que soma dois bits individuais e informa:

sum: o resultado (0 ou 1)
carry: se houver um estouro (1 quando ambas as entradas forem 1)

Exemplo

a	b	sum	carry
0	0	0	sem estouro
0	1	1	sem estouro
1	0	1	sem estouro
1	1	0	estouro (carry = 1)

Quando você soma 1 + 1 em binário, o resultado é 0 com um carry de 1 (assim como 5 + 5 = 0 com um carry de 1 no sistema decimal).

Antes de adicionarmos a lógica, precisamos criar o contêiner do módulo: a estrutura vazia que conterá nosso circuito de meio somador.

Para um meio somador, estas são as tarefas:

Create um módulo chamado half_adder
Add duas entradas: a e b
Add duas saídas: sum e carry

Experimente você mesmo

  // Tarefa 1: Crie um módulo chamado half_adder

  // Tarefa 2: Adicione duas entradas: a e b
  
  // Tarefa 3: Adicione duas saídas: sum e carry

  // A lógica será adicionada mais tarde

Todas as lições de Fundamentos

2Data Types

Wire Type Reg Type Integer And Real Vectors Arrays Parameters Recap - Declare Signals

5Operators Part 2

Logical Operators Reduction Operators Shift Operators Concatenation Operator Conditional Operator Recap - Operator Challenge

8Half Adder Project

Writing The ModuleDesigning The Logic

Writing The Testbench

11Loops

For Loop While Loop Repeat Loop Forever Loop Disable Statement Recap - Loop Patterns

14Testbench Basics

What Is A Testbench Creating Stimulus Display And Monitor Dumpfile And Dumpvars Using System Tasks Recap - Full Testbench

17UART

Bit counter State Machine

Transmitter Design

Testbench

Pratique por conta própria: Compilador de Verilog online