Temporizando as Transições
Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 81 de 90.
Desafio
Nesta lição, você adicionará a lógica do contador que controla quanto tempo cada luz permanece acesa. O contador faz uma contagem regressiva de um valor predefinido até zero e, em seguida, dispara a próxima mudança de estado.
Requisitos de Temporização
| Estado | Duração | Valor do Contador |
|---|---|---|
| Verde | 30 segundos | 30 |
| Amarelo | 10 segundos | 10 |
| Vermelho | 40 segundos | 40 |
Como o Contador Funciona
- Quando um estado começa, o contador é carregado com o valor da duração
- A cada tique do clock, o contador diminui em 1
- Quando o contador chega a 0, é hora de mudar para o próximo estado
Sua tarefa é adicionar a lógica do contador que falta à máquina de estados.
O que fazer:
- Adicione uma declaração
reg [5:0] counter - No reset, defina
countercomo 0 - Quando
counter == 0:- Carregue a duração do próximo estado no contador
- Mude para o próximo estado
- Caso contrário, decremente o contador em 1 a cada clock
Experimente você mesmo
module traffic_light (
input clk,
input reset,
output reg red,
output reg yellow,
output reg green
);
reg [1:0] state;
// TODO: Declarar registrador do contador (6 bits)
// Atribuições de saída
always @(*) begin
case (state)
0: begin green = 1; yellow = 0; red = 0; end
1: begin green = 0; yellow = 1; red = 0; end
2: begin green = 0; yellow = 0; red = 1; end
default: begin green = 0; yellow = 0; red = 1; end
endcase
end
// Máquina de estados com temporização
always @(posedge clk or posedge reset) begin
if (reset) begin
state <= 2; // Iniciar no Vermelho
// TODO: Definir contador para 0
end else begin
if (counter == 0) begin
case (state)
0: begin
state <= 1;
// TODO: Carregar contador para Amarelo (10 segundos)
end
1: begin
state <= 2;
// TODO: Carregar contador para Vermelho (40 segundos)
end
2: begin
state <= 0;
// TODO: Carregar contador para Verde (30 segundos)
end
endcase
end else begin
// TODO: Decrementar contador em 1
end
end
end
endmoduleTodas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs SoftwareNíveis de Abstração de ProjetoSeu Primeiro MóduloComentários4Operadores Parte 1
Operadores AritméticosOperador de MóduloOperadores de ComparaçãoRecapitulação - Matemática SimplesOperadores Bitwise7Atribuição e Portas Lógicas
Atribuição ContínuaAtribuição com OperadoresPrimitivas de Portas IntegradasPortas AND, OR e NOTPortas XOR e XNORRecapitulação - Circuito de Portas Lógicas10Tomada de Decisão
Instrução IfIf - ElseRecapitulação - Comparador SimplesInstrução CaseCasex e CasezRecapitulação - Projeto de ALU2Tipos de Dados
Tipo WireTipo RegInteger e RealVetoresArraysParâmetrosRecapitulação - Declarar Sinais5Operadores Parte 2
Operadores LógicosOperadores de ReduçãoOperadores de DeslocamentoOperador de ConcatenaçãoOperador CondicionalRecapitulação - Desafio de Operadores3Sistemas de Numeração
Representação BináriaNúmeros com Tamanho DefinidoNúmeros sem Tamanho DefinidoNúmeros NegativosValores Especiais X e ZRecapitulação - Formatos de Números6Módulos
Estrutura de MóduloPortas de Entrada e SaídaPortas InoutInstanciação de MóduloMapeamento de Portas por NomeMapeamento de Portas por OrdemRecapitulação - Construa um Módulo9Blocos Procedurais
Bloco AlwaysBloco InitialLista de SensibilidadeAtribuição BloqueanteAtribuição Não BloqueanteRecapitulação - Always vs Initial15Controlador de Semáforo
Definindo os EstadosLógica da Máquina de Estados