Operadores lógicos

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 24 de 90.

Os operadores lógicos trabalham com valores inteiros e retornam um único resultado: 1 (verdadeiro) ou 0 (falso). Diferentemente dos operadores bit a bit, que trabalham bit a bit, os operadores lógicos tratam o valor inteiro como verdadeiro (diferente de zero) ou falso (zero).

Tipo	Exemplo	Resultado
AND bit a bit	`4'b1010 & 4'b1100`	`4'b1000` (múltiplos bits)
AND lógico	`(4'b1010 && 4'b1100)`	`1` (bit único)

Operadores lógicos disponíveis

Operador	Significado	Descrição
`&&`	AND lógico	Verdadeiro se ambos os operandos forem verdadeiros (diferentes de zero)
`\|\|`	OR lógico	Verdadeiro se pelo menos um dos operandos for verdadeiro
`!`	NOT lógico	Verdadeiro se o operando for falso (zero)

Como funcionam

AND lógico (&&):

(5 && 3)   // 1 (ambos não-zero)
(5 && 0)   // 0 (o segundo é zero)
(0 && 0)   // 0 (ambos zero)

OR lógico (||):

(5 || 3)   // 1 (pelo menos um não-zero)
(5 || 0)   // 1 (primeiro não-zero)
(0 || 0)   // 0 (ambos zero)

NÃO lógico (!):

!5         // 0 (não-zero se torna falso)
!0         // 1 (zero se torna verdadeiro)

Exemplo de código

module logical_demo;
  reg [3:0] a, b;
  reg and_res, or_res, not_res;
  
  initial begin
    a = 5;
    b = 0;
    
    and_res = (a && b);   // 5 && 0 = 0
    or_res  = (a || b);   // 5 || 0 = 1
    not_res = !a;         // !5 = 0
    
    $display("5 && 0 = %d", and_res);
    $display("5 || 0 = %d", or_res);
    $display("!5     = %d", not_res);
    $finish;
  end
endmodule

Saída:

5 && 0 = 0
5 || 0 = 1
!5     = 0

Uso comum

Operadores lógicos são usados em instruções if e condições:

if (a && b)           // Verdadeiro se ambos a e b forem não-zero
  $display("Both true");

if (a || b)           // Verdadeiro se pelo menos um for não-zero
  $display("At least one true");

if (!reset)           // Verdadeiro quando reset é 0
  $display("Reset is inactive");

Desafio

Escreva as expressões lógicas corretas para cada tarefa.

O que fazer:

Verifique se value1 e value2 são verdadeiros e armazene o resultado em and_out
Verifique se value1 ou value2 é verdadeiro e armazene o resultado em or_out
Verifique se value1 é falso e armazene o resultado em not_out

Experimente você mesmo

module logical_challenge;
  reg [3:0] value1, value2;
  reg and_out, or_out, not_out;
  
  initial begin
    value1 = 4'd12;
    value2 = 4'd5;
    
    and_out = ______;   // value1 && value2
    or_out  = ______;   // value1 || value2
    not_out = ______;   // !value1
    
    $display("%d && %d = %d", value1, value2, and_out);
    $display("%d || %d = %d", value1, value2, or_out);
    $display("!%d     = %d", value1, not_out);
    $finish;
  end
endmodule