Escrevendo o Testbench

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 45 de 90.

Desafio

Agora precisamos testar se o meio somador está funcionando corretamente. Adicione o código de teste dentro do bloco initial.

Importante: Antes de adicionar o teste, você deve alterar as portas do módulo para que o teste funcione corretamente.

O que fazer:

Etapa 1: Alterar as declarações das portas

Altere input a, b para reg a, b (use o ponto e vírgula)
Altere output sum, carry para wire sum, carry (use o ponto e vírgula)
Remova completamente as portas do módulo (o módulo não deve ter ( ))

Etapa 2: Adicionar o código de teste

Adicione um bloco initial begin
Dentro do bloco, adicione:

$display("a b | sum carry"); 
a = 0; b = 0; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 0; b = 1; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 1; b = 0; #1 $display("%d %d |  %d    %d", a, b, sum, carry); 
a = 1; b = 1; #1 $display("%d %d |  %d    %d", a, b, sum, carry);

Adicione $finish; para finalizar o teste
Adicione end para fechar o bloco inicial

Experimente você mesmo

module half_adder (
  input a,
  input b,
  
  output sum,
  output carry
);
  assign sum = a ^ b;
  assign carry = a & b;
  
endmodule

Todas as lições de Fundamentos

2Tipos de Dados

Tipo Wire Tipo Reg Inteiro e Real Vetores Arrays Parâmetros Recapitulação - Declarar Sinais

5Operadores - Parte 2

Operadores lógicos Operadores de redução Operadores de deslocamento Operador de concatenação Operador condicional Revisão - Desafio de operadores

8Projeto de Meio Somador

Escrevendo o Módulo Projetando a Lógica

Escrevendo o Testbench Lição de projeto

11Laços

Laço For Laço While Laço Repeat Laço Infinito Instrução Disable Recapitulação - Padrões de Laços

14Fundamentos de Testbench

O Que É um Testbench Criando Estímulos Exibição e Monitoramento Dumpfile e Dumpvars Usando Tarefas do Sistema Recapitulação — Testbench Completo

17UART

Contador de bits Máquina de estados

Projeto do transmissor

Testbench

Pratique por conta própria: Compilador de Verilog online