Recap - Timing Control

// TODO: Adicione a diretiva timescale (1ns / 1ps)


module timing_challenge;
  reg clk;
  reg a, b;
  wire out;
  
  initial begin
    clk = 0;
  end
  
  // TODO: Gere um clock que alterna a cada 5 unidades de tempo
  
  
  // TODO: Adicione uma porta AND com atraso de 3 unidades de tempo (entradas a, b, saída out)
  
  
  initial begin
    $monitor("Time %0t: clk=%b, a=%b, b=%b, out=%b", $time, clk, a, b, out);
    
    a = 1;
    
    // TODO: Use atraso de atribuição para atribuir a a b após 2 unidades de tempo
    // Leia a agora, atribua a b após 2 unidades de tempo
    
    
    #20;
    $finish;
  end
endmodule