Recapitulação - Controle de Temporização
Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 72 de 90.
Desafio
Este desafio testa sua compreensão de atrasos, atrasos de porta, atrasos de atribuição, timescale e geração de clock.
O que fazer:
- Adicione uma diretiva
timescalecom1ns / 1ps - Gere um clock que alterna a cada 5 unidades de tempo
- Adicione uma porta AND com um atraso de porta de 3 unidades de tempo
- Use um atraso de atribuição para atribuir
aabapós 2 unidades de tempo (leiaaimediatamente)
Experimente você mesmo
// TODO: Adicionar diretiva de escala de tempo (1ns / 1ps)
module timing_challenge;
reg clk;
reg a, b;
wire out;
initial begin
clk = 0;
end
// TODO: Gerar clock que alterna a cada 5 unidades de tempo
// TODO: Adicionar porta AND com atraso de 3 unidades de tempo (entradas a, b, saída out)
initial begin
$monitor("Time %0t: clk=%b, a=%b, b=%b, out=%b", $time, clk, a, b, out);
a = 1;
// TODO: Usar atraso de atribuição para atribuir a para b após 2 unidades de tempo
// Ler a agora, atribuir a b após 2 unidades de tempo
#20;
$finish;
end
endmoduleTodas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs SoftwareNíveis de Abstração de ProjetoSeu Primeiro MóduloComentários4Operadores Parte 1
Operadores AritméticosOperador de MóduloOperadores de ComparaçãoRecapitulação - Matemática SimplesOperadores Bitwise7Atribuição e Portas Lógicas
Atribuição ContínuaAtribuição com OperadoresPrimitivas de Portas IntegradasPortas AND, OR e NOTPortas XOR e XNORRecapitulação - Circuito de Portas Lógicas10Tomada de Decisão
Instrução IfIf - ElseRecapitulação - Comparador SimplesInstrução CaseCasex e CasezRecapitulação - Projeto de ALU13Temporização e Atrasos
O que são AtrasosAtrasos de PortaAtrasos de AtribuiçãoDiretiva TimescaleGeração de ClockRecapitulação - Controle de Temporização2Tipos de Dados
Tipo WireTipo RegInteger e RealVetoresArraysParâmetrosRecapitulação - Declarar Sinais5Operadores Parte 2
Operadores LógicosOperadores de ReduçãoOperadores de DeslocamentoOperador de ConcatenaçãoOperador CondicionalRecapitulação - Desafio de Operadores3Sistemas de Numeração
Representação BináriaNúmeros com Tamanho DefinidoNúmeros sem Tamanho DefinidoNúmeros NegativosValores Especiais X e ZRecapitulação - Formatos de Números6Módulos
Estrutura de MóduloPortas de Entrada e SaídaPortas InoutInstanciação de MóduloMapeamento de Portas por NomeMapeamento de Portas por OrdemRecapitulação - Construa um Módulo