Comentários

Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 5 de 90.

Comentários são notas em seu código que o computador ignora. Eles ajudam a explicar o que seu código faz.

1. Comentário de linha única

// Este é um comentário de linha única
assign c = a & b;  // Comentários também podem vir depois do código

Tudo após // é ignorado pelo computador.

2. Comentário de múltiplas linhas

/* Este é um comentário de múltiplas linhas
   Ele pode abranger várias linhas
   Útil para explicações mais longas */
assign c = a & b;

Tudo entre /* e */ é ignorado.

Desafio

Neste desafio, você precisa adicionar comentários a um módulo existente.

O que fazer:

Adicione um comentário de linha única no topo explicando o que o módulo faz
// This is a module called 'test'
Adicione um comentário de múltiplas linhas ao final do código explicando o que o contador faz
/*
* It has a clock input, a reset input,
* and a 4-bit output called count.
* The initial block prints a message
* to show that comments are ignored.
*/

Folha de consulta

Comentários em Verilog são ignorados pelo compilador e usados para explicar o código.

Comentário de linha única — tudo após // é ignorado:

// Este é um comentário
assign c = a & b;  // Comentário em linha

Comentário de múltiplas linhas — tudo entre /* e */ é ignorado:

/* Isso abrange
   múltiplas linhas */
assign c = a & b;

Experimente você mesmo


module test(
  input clk,
  input reset,
  output reg [3:0] count
);

  initial $display("Comments are ignored by the computer");
  
endmodule

Teste seus conhecimentos

Esta lição inclui um quiz rápido. Comece a lição para respondê-lo e acompanhar seu progresso.