Conditional Operator

Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 28 de 90.

O operador condicional ? : seleciona entre dois valores com base em uma condição. Ele também é chamado de operador ternário. O operador condicional avalia uma condição e retorna um dos dois valores:

condition ? value_if_true : value_if_false

Se a condition for verdadeira (1), o primeiro valor será retornado. Se for falsa (0), o segundo valor será retornado.

Por que usar o operador condicional

É uma maneira compacta de escrever uma lógica simples de if-else em uma única linha. Os usos comuns incluem:

Selecionar entre dois sinais
Criar multiplexadores
Definir valores padrão
Atribuições condicionais em linha

Sintaxe e exemplos

Exemplo básico:

result = (a > b) ? a : b;   // result recebe o maior entre a e b

Selecione entre valores:

data_out = (enable) ? data_in : 8'b00000000;   // Output data if enabled, else 0

Inverter o signal condicionalmente:

out = (invert) ? ~in : in;   // Se invert for 1, saída invertida; senão inalterada

Exemplo de código

module conditional_demo;
  reg [3:0] a, b, max;
  reg enable;
  reg [3:0] data_in, data_out;
  
  initial begin
    a = 4'd7;
    b = 4'd9;
    enable = 1;
    data_in = 4'b1010;
    
    max = (a > b) ? a : b;           // 9
    data_out = (enable) ? data_in : 4'b0000;   // 1010
    
    $display("max = %d", max);
    $display("data_out = %b", data_out);
    $finish;
  end
endmodule

Output:

max = 9
data_out = 1010

Operadores condicionais aninhados

Você pode aninhar operadores condicionais para fazer várias seleções:

result = (a > b) ? a : (b > c) ? b : c;   // a se a > b, caso contrário o maior entre b e c

Use parênteses para deixar claras as condições aninhadas.

Observações importantes

A condition deve ser um único bit (ou uma expressão que resulte em 0 ou 1)
Mantenha ambas as opções de valor com a mesma largura de bit; se forem diferentes, o Verilog estende silenciosamente a opção mais estreita
O operador pode ser usado em atribuições contínuas (assign) e em blocos procedurais (always, initial)

Desafio

Escreva as expressões condicionais corretas para cada tarefa.

O que fazer:

Defina max como o larger de x e y
Defina abs como o valor absolute de val (se negativo, torne-o positivo)
Defina output_data como data se enable for 1, otherwise como 8'b0

Experimente você mesmo

module conditional_challenge;
  reg [3:0] x, y;
  reg [3:0] max;
  reg signed [3:0] val;
  reg [3:0] abs;
  reg enable;
  reg [7:0] data;
  reg [7:0] output_data;
  
  initial begin
    x = 4'd12;
    y = 4'd8;
    val = -4'sd5;
    enable = 1;
    data = 8'b10101010;
    
    max = ______;          // o maior entre x e y
    abs = ______;          // valor absoluto de val
    output_data = ______;  // data se enable, senão 0
    
    $display("max = %d", max);
    $display("abs = %d", abs);
    $display("output_data = %b", output_data);
    $finish;
  end
endmodule