Recapitulação - Circuito de Portas Lógicas

Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 42 de 90.

Desafio

Este desafio combina tudo o que você aprendeu neste capítulo sobre primitivas de portas (gate primitives). Você construirá um circuito usando múltiplas portas.

O que fazer:

Construa um circuito com:

Entradas: a, b, c
Saídas: out1, out2, out3

Lógica:

out1 = a AND b
out2 = b OR c
out3 = a XOR c

Use primitivas de portas (and, or, xor) para criar essas saídas.

Experimente você mesmo

module logic_circuit (
  input a,
  input b,
  input c,
  output out1,
  output out2,
  output out3
);
  
  // TODO: Adicionar porta AND para out1 (a & b)
  
  // TODO: Adicionar porta OR para out2 (b | c)
  
  // TODO: Adicionar porta XOR para out3 (a ^ c)

endmodule

Todas as lições de Fundamentos

1Introdução

O que é Verilog Hardware vs Software Níveis de Abstração de Projeto Seu Primeiro Módulo Comentários

4Operadores Parte 1

Operadores Aritméticos Operador de Módulo Operadores de Comparação Recapitulação - Matemática Simples Operadores Bitwise

7Atribuição e Portas Lógicas

Atribuição Contínua Atribuição com Operadores Primitivas de Portas Integradas Portas AND, OR e NOT Portas XOR e XNORRecapitulação - Circuito de Portas Lógicas

10Tomada de Decisão

Instrução If If - Else Recapitulação - Comparador Simples Instrução Case Casex e Casez Recapitulação - Projeto de ALU

13Temporização e Atrasos

O que são Atrasos Atrasos de Porta Atrasos de Atribuição Diretiva Timescale Geração de Clock Recapitulação - Controle de Temporização

16Desafios Finais

Contador de 4 Bits Projeto de Decodificador Registrador de Deslocamento