Recapitulação - Circuito de Portas Lógicas
Parte da seção Fundamentos do Journey de Verilog da Coddy. Lição 42 de 90.
Desafio
Este desafio combina tudo o que você aprendeu neste capítulo sobre primitivas de portas lógicas. Você construirá um circuito usando várias portas.
O que fazer:
Construa um circuito com:
- Entradas:
a,b,c - Saídas:
out1,out2,out3
Lógica:
out1=a AND bout2=b OR cout3=a XOR c
Use primitivas de portas lógicas (and, or, xor) para criar essas saídas.
Experimente você mesmo
module logic_circuit (
input a,
input b,
input c,
output out1,
output out2,
output out3
);
// TODO: Adicione porta AND para out1 (a & b)
// TODO: Adicione porta OR para out2 (b | c)
// TODO: Adicione porta XOR para out3 (a ^ c)
endmoduleTodas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs. SoftwareSeu primeiro móduloComentáriosNíveis de abstração de projeto4Operadores Parte 1
Operadores aritméticosOperador móduloOperadores de comparaçãoRecapitulação - Matemática simplesOperadores bit a bit7Atribuições e Portas
Atribuição ContínuaAtribuição com OperadoresPrimitivas de Portas IntegradasPortas AND, OR e NOTPortas XOR e XNORRecapitulação - Circuito de Portas Lógicas10Tomada de Decisões
Declaração IfIf - ElseRevisão - Comparador SimplesDeclaração CaseCasex e CasezRevisão - Projeto de ALU2Tipos de Dados
Tipo WireTipo RegInteiro e RealVetoresArraysParâmetrosRecapitulação - Declarar Sinais5Operadores - Parte 2
Operadores lógicosOperadores de reduçãoOperadores de deslocamentoOperador de concatenaçãoOperador condicionalRevisão - Desafio de operadores
3Sistema Numérico
Representação BináriaNúmeros com Tamanho DefinidoNúmeros sem Tamanho DefinidoNúmeros NegativosValores Especiais X e ZRevisão - Formatos Numéricos6Módulos
Estrutura de MódulosPortas de Entrada e SaídaPortas InoutInstanciação de MódulosMapeamento de Portas por NomeMapeamento de Portas por OrdemRecapitulação — Construindo um MóduloPratique por conta própria: Compilador de Verilog online