Tipo Wire
Parte da seção Fundamentos do Journey de Verilog da Coddy — lição 6 de 90.
Em Verilog, precisamos declarar qual tipo de sinal estamos usando. O tipo mais comum é wire.
Um wire representa uma conexão física entre componentes. É como um fio real em um circuito.
- Wires não podem armazenar valores - eles apenas passam valores adiante
- Wires são usados com instruções
assign - Wires são usados para conectar módulos entre si
Declarando um Wire
wire a; // Wire de bit único
wire b, c; // Múltiplos wires em uma linhaComo os Wires Funcionam
module wire_example;
wire x;
reg y;
assign x = y; // x sempre segue y
endmodulex está conectado a y. Sempre que y mudar, x muda instantaneamente.
Wires são comumente usados para conectar entradas e saídas:
module and_gate(
input a, // 'a' é um wire por padrão
input b, // 'b' é um wire por padrão
output c // 'c' é um wire por padrão
);
assign c = a & b; // c é acionado por esta atribuição
endmoduleNeste exemplo, a, b e c são todos fios.
Fios são a "cola" que conecta as diferentes partes do seu circuito!
Desafio
O que fazer:
- Adicione um wire chamado
temp
Folha de consulta
Wire representa uma conexão física entre componentes. Wires não podem armazenar valores — eles apenas passam os valores adiante.
wire a; // Fio de bit único
wire b, c; // Múltiplos fios em uma linhaWires são usados com declarações assign. Sempre que a fonte muda, o wire atualiza instantaneamente:
wire x;
assign x = y; // x sempre segue yEntradas e saídas de módulos são wires por padrão:
module and_gate(
input a, // wire por padrão
input b, // wire por padrão
output c // wire por padrão
);
assign c = a & b;
endmoduleExperimente você mesmo
module simple(
input a,
input b,
output c
);
assign c = a & b;
// Declare o wire temp aqui
endmoduleEsta lição inclui um quiz rápido. Comece a lição para respondê-lo e acompanhar seu progresso.
Todas as lições de Fundamentos
1Introdução
O que é VerilogHardware vs SoftwareNíveis de Abstração de ProjetoSeu Primeiro MóduloComentários4Operadores Parte 1
Operadores AritméticosOperador de MóduloOperadores de ComparaçãoRecapitulação - Matemática SimplesOperadores Bitwise7Atribuição e Portas Lógicas
Atribuição ContínuaAtribuição com OperadoresPrimitivas de Portas IntegradasPortas AND, OR e NOTPortas XOR e XNORRecapitulação - Circuito de Portas Lógicas10Tomada de Decisão
Instrução IfIf - ElseRecapitulação - Comparador SimplesInstrução CaseCasex e CasezRecapitulação - Projeto de ALU2Tipos de Dados
Tipo WireTipo RegInteger e RealVetoresArraysParâmetrosRecapitulação - Declarar Sinais5Operadores Parte 2
Operadores LógicosOperadores de ReduçãoOperadores de DeslocamentoOperador de ConcatenaçãoOperador CondicionalRecapitulação - Desafio de Operadores3Sistemas de Numeração
Representação BináriaNúmeros com Tamanho DefinidoNúmeros sem Tamanho DefinidoNúmeros NegativosValores Especiais X e ZRecapitulação - Formatos de Números6Módulos
Estrutura de MóduloPortas de Entrada e SaídaPortas InoutInstanciação de MóduloMapeamento de Portas por NomeMapeamento de Portas por OrdemRecapitulação - Construa um Módulo