مراجعة - بناء وحدة

يجمع هذا التحدي كل ما تعلمته في هذا الفصل. ستنشئ module من الصفر وتنشئ مثيلًا له.

ما يجب فعله:

Part 1: أنشئ module باسم <strong>flipflop</strong> مع:

• مدخل بعرض 1-bit يُسمى clk
• مدخل بعرض 1-bit يُسمى d
• مدخل بعرض 1-bit يُسمى reset
• مخرج بعرض 1-bit يُسمى q (استخدم reg، وعيّنه في always block)

يجب أن يعمل module كما يلي:

• عندما تكون قيمة reset هي 1، تصبح قيمة q هي 0
• خلاف ذلك، عند كل حافة للساعة، تصبح قيمة q هي d

Part 2: أنشئ مثيلًا من module <strong>flipflop</strong> داخل module <strong>top</strong> باستخدام mapping للمنافذ حسب الاسم

صِل المنافذ بالإشارات التالية:

• Port clk → الإشارة clock
• Port d → الإشارة data
• Port reset → الإشارة reset_signal
• Port q → الإشارة out