عدّاد البتات
جزء من قسم الأساسيات في رحلة Verilog على Coddy. الدرس 87 من 90.
التحدي
في هذا الفصل، ستبني مرسِل UART خطوة بخطوة. يشير UART إلى جهاز الإرسال والاستقبال غير المتزامن الشامل. وهو بروتوكول عتادي بسيط يسمح لجهازين بالتواصل باستخدام سلك واحد فقط (للإرسال) وسلك آخر (للاستقبال).
فكّر فيه كأن شخصين يتحدثان عبر الهاتف: أحدهما يتكلم (يرسل)، والآخر يستمع (يستقبل). يرسل UART البيانات واحدًا من bits في كل مرة، مع start وstop bits لتحديد بداية كل بايت ونهايته.
يرسل مرسِل UART مقدار 10 bits: start bit (1)، وdata bits (8)، وstop bit (1). لتتبّع أي bit نرسله، نحتاج إلى عداد bits يعدّ من 0 إلى 10.
كيفية عمل عداد bits
- ابدأ عند 0
- في كل دورة ساعة، أضف 1
- عندما يصل إلى 10، عُد إلى 0
- كرّر إلى الأبد
في هذه المهمة، لن نعيد ضبطه بعد: سنزيده فقط.
ما يجب فعله:
- Create وحدة باسم
uart_txتتضمن:- وحدة input واحدة:
clk - وحدة output واحدة:
cnt(4 bits، من النوعreg)
- وحدة input واحدة:
- داخل الوحدة:
- اضبط
cntعلى 0 عند start داخل initial block - Add كتلة
always @(posedge clk) - Make
cntيزداد بمقدار 1 عند كل حافة للساعة
- اضبط
جرّب بنفسك
// TODO: أنشئ الوحدة uart_tx مع المدخل clk والمخرج cnt (4 بت)
// TODO: عيّن cnt إلى 0 في البداية داخل كتلة initial
// TODO: أضف كتلة always @(posedge clk)
// TODO: زد cntجميع دروس الأساسيات
4العوامل الجزء 1
العوامل الحسابيةعامل باقي القسمةعوامل المقارنةمراجعة - الرياضيات البسيطةالعوامل على مستوى البتات7التعيين والبوابات
التعيين المستمرالتعيين باستخدام العواملالعناصر الأساسية المدمجة للبواباتبوابات AND وOR وNOTبوابات XOR وXNORمراجعة - دائرة البوابات المنطقية5المعاملات - الجزء الثاني
المعاملات المنطقيةمعاملات الاختزالمعاملات الإزاحةمعامل الربطالمعامل الشرطيمراجعة - تحدي المعاملات11الحلقات التكرارية
حلقة Forحلقة Whileحلقة التكرارحلقة لا نهائيةتعليمة التعطيلمراجعة - أنماط الحلقات التكرارية3نظام الأعداد
التمثيل الثنائيالأعداد محددة الحجمالأعداد غير محددة الحجمالأعداد السالبةالقيم الخاصة X و Zمراجعة - تنسيقات الأعداد6الوحدات
هيكل الوحدةمنافذ الإدخال والإخراجمنافذ الإدخال والإخراج ثنائية الاتجاهإنشاء مثيل للوحدةربط المنافذ حسب الاسمربط المنافذ حسب الترتيبمراجعة - بناء وحدة9الكتل الإجرائية
كتلة Alwaysكتلة Initialقائمة الحساسيةإسناد حاجزإسناد غير حاجزمراجعة - Always مقابل Initial15متحكّم إشارات المرور
تعريف الحالاتمنطق آلة الحالاتتدرّب بنفسك: مترجم Verilog عبر الإنترنت