Menu
Coddy logo textTech
flag Ar iconالعربيةdown icon

استخدام جملة Case

جزء من قسم الأساسيات في رحلة Verilog على Coddy — الدرس 66 من 90.

challenge icon

التحدي

قم ببناء مُبدل (multiplexer) بنسبة 4 إلى 1 باستخدام جملة case بدلاً من if-else.

جدول الحقيقة (Truth Table)

selout
00out = in0
01out = in1
10out = in2
11out = in3

ما يجب القيام به:

  1. قم بإنشاء وحدة (module) باسم mux4to1_case
  2. أضف المدخلات in0، in1، in2، in3 (بت واحد لكل منها)
  3. أضف المدخل sel (بتان)
  4. أضف المخرج out (بت واحد، من نوع reg)
  5. أضف كتلة always @(*)
  6. بالداخل، أضف جملة case (sel)
  7. أضف حالات لـ 2'b00، 2'b01، 2'b10، 2'b11
  8. أضف حالة default
  9. أغلق بـ endcase و endmodule

جرّب بنفسك

// TODO: أنشئ وحدة (module) باسم mux4to1_case

// TODO: أضف المدخلات: in0، in1، in2، in3 (بت واحد لكل منها)

// TODO: أضف المدخل sel (بتان)

// TODO: أضف المخرج out (من النوع reg)

// TODO: أضف كتلة always @(*) block

// TODO: أضف case (sel)

// TODO: أضف الحالة 2'b00: out = in0;

// TODO: أضف الحالة 2'b01: out = in1;

// TODO: أضف الحالة 2'b10: out = in2;

// TODO: أضف الحالة 2'b11: out = in3;

// TODO: أضف الحالة الافتراضية default: out = in0;

// TODO: أضف endcase

// TODO: أضف endmodule

جميع دروس الأساسيات